SL811S/T
该SL811S / T写或读操作终止时，无论NWR或NCS变为无效。对于设备接口的
SL811S / T是停用的芯片选择NCS写NWR之前，数据保持定时应从NCS测量和
将所指定的相同的值。因此， Intel和Motorola CPU的类型与SL811S / T很好地工作，无需任何外部胶水
逻辑要求。
4.5
DMA控制器
中，在需要大量数据的诸如扫描仪的接口传输的应用中， SL811S / T提供了一个DMA接口。
该接口支持DMA读取或通过微处理器数据总线写入传输到SL811S / T内部RAM缓冲区
通过两条控制线： nDRQ （信息请求）和nDACK （数据确认） ，并沿与NWR线，控制数据流
入SL811S / T该SL811S / T有一个计数寄存器，它允许被选择用于DMA传输的可编程的块大小。该
控制信号接口，既nDRQ和nDACK -被设计成与标准的DMA接口兼容。
4.6
中断控制器
该SL811S / T中断控制器提供一个输出信号。的INTR可以通过一系列事件来激活该可
发生如USB活动的结果。提供控制和状态寄存器，以便您可以选择一个或多个事件，将
产生一个中断（ INTR断言） ，并提供查看该中断状态的手段。中断可通过书面形式清除
状态寄存器位于地址0X0D内部寄存器空间。
4.7
缓冲存储器
该SL811S / T包含256字节的内部缓冲存储器中。在第一个64个字节的内存表示控制寄存器，状态
寄存器和端点寄存器用于编程的I / O操作。剩下的存储单元被用于数据缓冲
（最大192字节） 。
访问该寄存器和数据存储器是由一个外部微处理器通过8位数据总线进行。这可以是在任一
两种寻址模式 - 索引或直接访问。与索引寻址，地址首先被写入到器件的
A0地址线低，那么下面的周期加上A0地址线的高定向到指定地址。 USB交易
自动路由到内存缓冲区。设置控制寄存器来设置指针和块大小的缓冲存储器中。
4.8
USB收发器
该SL811S / T有一个内置的收发器符合USB规范1.1 。所述收发器是能够发送和接收的
在全速USB串行数据（ 12兆位/秒）和低速（1.5兆比特/秒）。收发器的驱动器部分是差分的，
而接收器部分包括一个差动接收器和两个单端接收器。在内部，该收发信机
接口到串行接口引擎，
（ SIE ） ，
逻辑。外部收发器连接到USB的物理层。
4.9
PLL时钟发生器
A 48 - MHz的外部晶体可用于与SL811S / T 。两个引脚， X1和X2中，提供了用于连接的成本低晶体电路
给设备（参见
图4-1 ） 。
如果一个外部48 MHz的时钟源是可以在应用程序中，它可以用来代替
晶振电路直接连接到X1输入引脚。
该SL811S / T包含一个内置的DPLL和4倍时钟乘法器，可通过设置寄存器位和驾驶CM启用
引脚为高电平，允许操作一个12 MHz的晶振或时钟源。一个建议的晶体电路如图
图4-2 。
文件编号： 38-08009牧师**
第27 7
