SMJ320C80
数字信号处理器
SGUS025B - 1998年8月 - 修订2002年6月
终端功能（续）
终奌站
名字
TYPE
主机接口
HACK
O
主机应答。在' C80驱动HACK输出低以下的有源HREQ以指示它已驱动
本地存储器总线信号为高阻抗状态，并放弃总线。 HACK驱动为高电平
被检测异步以下HREQ不活动，然后在' C80重新开始驱动总线。
主机请求。一个外部设备的驱动器HREQ低到请求本地存储器总线的所有权。当
HREQ为高电平时， “ C80拥有并驱动总线。 HREQ内部同步到“ C80的内部
时钟。另外， HREQ用来在复位确定MP的加电状态。如果HREQ低在上升
RESET的边缘时， MP上来运行。如果HREQ高，在MP保持暂停直到第一中断
发生在EINT3 。
内循环的要求。 REQ1和请求0提供指示最高优先级的存储器周期中的2位的代码
正在接收由TC该请求。外部逻辑可以监视REQ1和请求0 ，以确定它是
要放弃对本地存储器总线的' C80 。
系统控制
CLKIN
CLKOUT
I
O
输入时钟。 CLKIN产生内部“ C80时钟，所有处理器的功能（除了框架
计时器）是同步的。
本地输出时钟。 CLKOUT提供了一种方法来同步外部电路向内部定时。所有的“ C80
输出信号（除了VC的信号）是同步的该时钟。
边沿触发中断。 EINT1 ， EINT2和EINT3允许外部设备中断主
处理器（MP ）上的三个中断级别1 （ EINT1是最高优先级） 。在中断上升沿
触发。 EINT3兼作unhalt信号。如果MP加电停产后，在第一个上升沿
EINT3使MP来unhalt并获取它的复位向量（ EINT3的中断位未在此设置
情况）。
电平触发的中断。 LINT4提供了一个有效电平触发中断的MP 。它的优先级瀑布
下面的边沿触发的中断。任何中断请求应保持低电平，直到它被公认
由' C80 。
复位。 RESET为低电平复位“ C80 （所有的处理器） 。在复位时，所有内部寄存器设置
为初始状态，所有输出驱动为无效或高阻抗水平。在上升
RESET的边缘时， MP复位模式和“ C80的操作端模式是由水平决定
的HREQ和UTIME引脚。
外部数据包传输。 XPT2 - XPT0所使用的外部设备请求一个高优先级的XPT由
TC 。
仿真控制
EMU0 ， EMU1
TCK
TDI§
TDO
TMS
TRST§
I / O
I
I
O
I
I
仿真引脚。 EMU0和EMU1用于支持仿真主机中断，特殊功能的目标
在单处理器，多处理器和停止事件的通信。
测试时钟。 TCK提供时钟为“ C80型的IEEE- 1149.1逻辑，允许它与其它兼容
IEEE- 1149.1设备，控制器和测试设备用于不同的时钟速率。
测试数据输入。的TDI提供输入数据为“ C80的所有IEEE - 1149.1的指令和数据的扫描。
测试数据输出。 TDO提供输出数据为' C80的所有IEEE - 1149.1的指令和数据的扫描。
测试模式选择。 TMS控制的IEEE- 1149.1状态机。
测试复位。 TRST复位' C80 IEEE- 1149.1模块。低电平时，所有的边界扫描逻辑被禁用，
让正常的“ C80操作。
描述
HREQ
I
REQ1 ，请求0
O
EINT1 ， EINT2 ， EINT3
I
LINT4
I
RESET
I
XPT2–XPT0
I
I =输入， O =输出， Z =高阻抗
该引脚具有内部上拉和正常运行期间可以悬空。
§该引脚具有内部下拉和正常运行期间可以悬空。
对于正确的操作，所有的VDD和VSS引脚必须外接。
12
邮政信箱1443
休斯敦，得克萨斯州77251-1443
