SMJ320C6203
定点数字信号处理器
SGUS033 - 2002年2月
扩展总线同步FIFO时序
定时同步FIFO接口需求（参见图30 ，图31 ，图32）
号
5
6
TSU （ XDV - XFCKH ）
日（ XFCKH - XDV ）
建立时间， XFCLK高前阅读XDX有效
保持时间，后XFCLK高读取XDX有效
民
3
2.5
最大
单位
ns
ns
开关特性在推荐工作条件下的同步FIFO
接口（见图30 ，图31以及图32）
号
1
2
3
4
7
8
9
TD （ XFCKH - XCEV ）
TD （ XFCKH - XAV ）
TD （ XFCKH - XOEV ）
TD （ XFCKH - XREV ）
TD （ XFCKH - XWEV ）
TD （ XFCKH - XDV ）
参数
延迟时间， XFCLK高XCEx有效
延迟时间， XFCLK高到XBE [3：0 ] / XA [5： 2]有效
延迟时间， XFCLK高XOE有效
延迟时间， XFCLK高XRE有效
延迟时间， XFCLK高XWE / XWAIT 有效
延迟时间， XFCLK高XDX有效
*1.5
民
*1.5
*1.5
*1.5
*1.5
*1.5
最大
4.5
4.5
4.5
4.5
4.5
4.5
单位
ns
ns
ns
ns
ns
ns
ns
TD （ XFCKH ， XDIV ）
延迟时间， XFCLK高XDX无效
*该参数不生产测试。
XBE [3：0 ] / XA [5： 2]作为地址信号XA的操作[5： 2]中的同步FIFO存取。
XWE / XWAIT操作为在同步FIFO的写使能信号XWE的访问。
XFCLK
1
XCE3
另请注意一个
2
XBE [3：0 ] / XA [5： 2]
见注释B
3
XOE
4
XRE
XWE / XWAIT
另请注意：C
5
XD [31：0 ]
D1
D2
D3
D4
注意事项： A. FIFO读取（无缝）仅在XCE3可用模式。
B. XBE [3：0 ] / XA [5： 2]作为地址信号XA的操作[5： 2]中的同步FIFO存取。
C. XWE / XWAIT操作为在同步FIFO的写使能信号XWE的访问。
6
4
XA1
XA2
XA3
XA4
3
2
1
图30. FIFO读时序（无缝读取模式）
邮政信箱1443
休斯敦，得克萨斯州77251-1443
55
