SMJ320C6701

浮点数字信号处理器

SGUS030B - 2000年4月 - 修订2001年5月

HOLD / HOLDA时序

时序要求保持/保持应答周期

（参见图24）

号

1

2

tsu(HOLDH-CKO1H)

th(CKO1H-HOLDL)

建立时间，保持高CLKOUT1前高

保持时间，后CLKOUT1高的保持低

’C6701-14

’C6701-16

民

5

2

最大

ns

ns

单位

HOLD内部同步。因此，如果未满足建立和保持时间，它要么在当前周期或下一个周期识别。

由此，持有可以是一个异步输入。

开关特性的保持/保持应答周期

（参见图24）

号

3

4

5

6

7

8

9

TR （ HOLDL - EMHZ ）

TR （ EMHZ - HOLDAL ）

TR （ HOLDH - HOLDAH ）

td(CKO1H-HOLDAL)

td(CKO1H-BHZ)

td(CKO1H-BLZ)

参数

响应时间，保持低到EMIF高阻抗

响应时间， EMIF高阻抗HOLDA低

响应时间，高举到HOLDA高

延迟时间， CLKOUT1高到HOLDA有效

延迟时间， CLKOUT1高到EMIF总线高impedance

延迟时间， CLKOUT1高到EMIF总线低impedance

4P

1

*1

*1

’C6701-14

’C6701-16

民

4P

最大

§

2P

7P

8

*8

*12

单位

ns

ns

ns

ns

ns

ns

TR （ HOLDH ， BLZ ）

响应时间，高举到EMIF总线低impedance

3P

6P

ns

P = 1 / CPU时钟频率纳秒。例如，在167 MHz的运行部件时，使用P = 6纳秒。

§所有挂起的EMIF交易被允许完成前HOLDA断言。最坏的情况下，因为这是一个异步读或写

与外部ARDY使用或至少连续8 SDRAM的读或当RBTR8 = 1，如果没有总线事务发生的写操作，那么

最小延迟时间就可以实现。此外，总线保持可以无限期地通过设置NOHOLD = 1延时。

EMIF总线由CE [3 ： 0 ] ， BE [ 3 ： 0 ] ， ED [ 31 ： 0 ] ， EA [21 ： 2 ] ， ARE ， AOE ， AWE ， SSADS ， SSOE ， SSWE ， SDA10 ， SDRAS ， SDCAS和SDWE 。

*该参数没有进行测试。

DSP旗下拥有公交车

外部委托

DSP旗下拥有公交车

5

4

3

CLKOUT1

2

1

HOLD

6

HOLDA

7

8

EMIF总线

’C6701

转所需物品

’C6701

EMIF总线由CE [3 ： 0 ] ， BE [ 3 ： 0 ] ， ED [ 31 ： 0 ] ， EA [21 ： 2 ] ， ARE ， AOE ， AWE ， SSADS ， SSOE ， SSWE ， SDA10 ， SDRAS ， SDCAS和SDWE 。

6

1

2

9

图24. HOLD / HOLDA时序

42

邮政信箱1443

休斯敦，得克萨斯州77251-1443