输入
注册
DB11 - DB8 4
DB7 - DB4 4
4
4
8–BIT
LATCH
DAC
注册
在REF
40K 40K
8
3至7个
解码
＆放大器;
5位
4
LATCH
–
12
DAC
+
VOUT
4
DB3-DB0
4
MUX
4
4-BIT
LATCH
图1.详细的框图（如图只有一个DAC ） 。
使用与SP9602
双缓冲输入
加载数据
加载一个12位字的每一个输入寄存器
的DAC ，用一个12位数据总线，该序列是如
如下所示：
1）设置XFER = 1， B1 / B2 = 1， CLR = 1， WR1 = 1，
WR2 = 1， CS = 1 。
2 ）设置（ DAC的地址）到所需的DAC
- 0 = DAC
1
; 1 = DAC
2
3）设置D11 （MSB）至D0 （LSB）到
所需的数字输入码。
4 ）通过循环加载字到选定的DAC
WR1和CS通过如下序列：
“1” — “0” — “1”
5）重复序列为每个输入寄存器。
加载一个12位字的每一个输入寄存器
数模转换器，使用8位的数据总线，该序列是如
如下所示：
1）设置XFER = 1， B1 / B2 = 1， CLR = 1， WR1 = 1，
WR2 = 1， CS = 1 。
2）至D4设置D11到8位最高值的
所需的数字输入码。
3）装入高8位的数字字的对
通过循环WR1和CS选择输入寄存器
通过“ 1 ” - “ 0 ” - “ 1”序列。
4 ）复位B1 / B2从“1” - “0”的
5）集D11 （MSB）到D8至4 LSB的的
数字输入代码。
6 ）通过循环WR1和CS装入4 LSB的
通过“ 1 ” - “ 0 ” - “ 1”序列。
7 ）重复序列为每个输入寄存器。
传输数据
来传输的两个输入寄存器中的12位字
两个DAC寄存器：
1）设置的CLR = 1， CS = 1， WR1 = 1 。
2 ）循环WR2和XFER通过“ 1” -
“0” - “1”序列。
以设置两个DAC的到0V的输出，周期WR2
并通过“1”的CLR - “0” - “1”的序列，
同时保持XFER = 1 。
一个锁存器，或没有锁存器
构成寄存器的锁存器可以在使用
“半”透明模式和“ fully- ”透明
模式。为了使用该
SP9602
在任一模式下的
用户必须将接口到只有12位的总线（B1 = 1）。
半透明模式被设置，使得第一
组锁存器是透明的，而第二组用于
来锁存输入数据。数据被锁存到
第二设置，而不是在第一组中，为了最小化
从数据格式突波能量所致。在这
模式， WR1和CS绑低， WR2和XFER
用于选通的数据到被寻址的DAC 。每
的DAC使用的是地址线A处理后的
适当的DAC已被选择，并且数据
收于数字输入，使WR2和XFER
低时将数据传送到被寻址的DAC 。该
用户应该确保把XFER和WR2高
再次，以使下一个选定的DAC将不
由最后一个数字代码覆盖。这种模式的
操作可以在应用中有用的
的输入寄存器预加载是没有必要的;
图3中，顶部。
完全透明的模式，通过把WR1实现，
CS ， WR2和XFER都低。在这种模式下，任何东西
被写入的12位数据总线上的将被传递
直接将选定的DAC 。由于两个锁存器
不使用时，前面的数字字将是
一旦被新的数据覆盖的地址
变化。如果用户想这可能是有用的
SP9602DS/02
SP9602双通道， 12位，低功耗电压输出D / A转换器
版权所有1999 Sipex的公司
6
