ADS8329
ADS8330
SLAS516 - 2006年12月
www.ti.com
时序特性
所有典型规格在-40 ° C至85°C ， + VA = 2.7 V ， + VBD = 1.8 V （除非另有说明）
参数
外部， 3 V
≤
+ VA
≤
3.6 V
f
CCLK
t
SU（ CSF - EOC ）
t
H（ CSF - EOC ）
t
WL（ CONVST ）
t
SU（ CSF - EOS ）
t
H（ CSF - EOS ）
t
SU（ CSR - EOS ）
t
H（ CSR - EOS ）
t
su(CSF-SCLK1R)
t
器wL （SCLK）
t
WH （ SCLK ）
频率转换时钟， CCLK ，
f
CCLK
= 1/2 f
SCLK
建立时间， CS下降沿的边缘EOC
保持时间， CS下降沿的边缘EOC
脉冲持续时间， CONVST低
CS的建立时间，下降沿到EOS
保持时间， CS下降沿的边缘EOS
建立时间，上升CS边缘到EOS
保持时间， CS的上升沿EOS
建立时间， CS下降沿边缘到SCLK
脉冲持续时间，SCLK低
脉冲持续时间，SCLK高
I / O时钟只
I / O和转换时钟，
3 V
≤
+ VA
≤
3.6 V
I / O和转换时钟，
2.7 V
≤
+ VA < 3 V
t
C（ SCLK ）
周期时间，SCLK
I / O时钟，链模式
I / O和转换时钟，
链模式，
3 V
≤
+ VA
≤
3.6 V
I / O和转换时钟，
链模式，
2.7 V
≤
+ VA < 3 V
t
D（ SCLKF - SDOINVALID ）
t
D（ SCLKF - SDOVALID ）
t
D（ CSF - SDOVALID ）
t
SU（ SDI - SCLKF ）
t
H（ SDI - SCLKF ）
t
D（ CSR - SDOZ ）
t
SU（ lastSCLKF -CSR ）
t
D（ SDO - CDI ）
(1)
(2)
延迟时间， SCLK下降沿边缘到SDO
无效
延迟时间， SCLK下降沿边缘到SDO
有效
延迟时间， CS下降沿边缘到SDO
有效的， SDO MSB输出
建立时间， SDI到SCLK下降沿边缘
保持时间， SDI到SCLK的下降沿
延迟时间，上升的CS / FS到SDO边缘
3-state
建立时间，最后SCLK的下降沿
CS / FS的上升沿之前
延迟时间， CDI高到SDO高
菊花链模式
10 pF负载，链模式
10
23
10 pF负载
10 pF负载
10 pF负载
8
4
8
外部， 2.7 V
≤
+ VA
≤
3 V
国内
(1) (2)
民
0.5
0.5
21
1
0
40
20
20
20
20
5
8
8
23.8
23.8
26.5
23.8
23.8
典型值
最大
21
18.9
单位
兆赫
CCLK
ns
ns
ns
ns
ns
ns
22.3
23.5
t
C（ SCLK ）
- 5
t
C（ SCLK ）
- 8
t
C（ SCLK ）
- 8
ns
ns
ns
2000
2000
ns
2000
26.5
8
2000
ns
23
23
ns
ns
ns
ns
ns
ns
ns
所有输入信号均采用t指定
r
= t
f
= 1.5纳秒（10％ 90 ％的V
DD
）和定时从一个电压电平（V
IL
+ V
IH
)/2.
见时序图。
8
提交文档反馈
