位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第50页 > ADS5510IPAPG4 > ADS5510IPAPG4 PDF资料 > ADS5510IPAPG4 PDF资料1第23页
ADS5510
www.ti.com
SLAS499 - 2007年1月
方波
或正弦波
(3V
PP
)
0.01F
CLKP
ADS5510
CLKM
0.01F
图31.交流耦合，单端时钟输入
该ADS5510时钟输入，也可以采用差分驱动，降低对共模噪声。在这
情况下，最好是具有0.01 μF的电容器连接这两个时钟输入到差分输入时钟信号，如
所示
图32 。
0.01
F
CLKP
微分方波
或正弦波
(3V
PP
)
ADS5510
0.01F
CLKM
图32.交流耦合，差分时钟输入
用于高输入频率取样时，建议使用一个时钟源具有低抖动。此外，该
内部ADC内核使用的时钟转换过程的两个边缘。这意味着，理想情况下，一个50 ％的占空
应提供周期。
图19
示出了ADC对时钟占空比的性能变化。
源极的带通滤波可以帮助产生一个占空比为50％的时钟，并减少抖动的效果。当
使用正弦时钟，该时钟的抖动进一步提高作为振幅增大。在这个意义上，使用
差分时钟允许使用较大的幅度不会超过电源轨和绝对
ADC时钟输入的最大额定值。
图18
显示设备与输入的性能变化
时钟幅度。对于基于变压器或PECL电平时钟详细的时钟方案，请参阅
ADS55xxEVM用户指南（ SLWU010 ） ，可从www.ti.com下载。
内部DLL
为了获得最快的采样率实现与ADS5510 ，该器件采用一个内部数字
延迟锁定环（DLL ） 。然而， DLL的操作的有限的频率范围会降低性能
在低于60 MSPS时钟频率。为了操作低于60 MSPS的装置，内部DLL必须
使用在所描述的该DLL关闭模式关闭
串行接口编程
部分。该
典型
性能曲线
表明在这两种操作模式中获得的性能： DLL开（默认）和DLL
OFF 。无论是在两种模式中，器件进入，如果没有时钟或慢时钟提供掉电模式。该
的时钟频率，其中所述设备的正常运行使用默认设置被确保为超过2的限
兆赫。
输出信息
该ADC提供11个数据输出（D10到D0 ，与D10为MSB和D0中的LSB） ，一个数据准备好信号
（CLKOUT ，销43 ） ，和一个超出范围的指示（ OVR ，销64 ） ，它等于1时，输出达到
全面限制。
两个不同的输出格式（直偏移二进制或2的补码）和两种不同的输出时钟的极性
（锁定在上升或下降的输出时钟的边沿输出数据）可以通过DFS （引脚40）设置为1来选择
四个不同的电压。
表3
详细描述了4种模式。此外，输出使能控制（ OE ，引脚41 ，积极
高）提供到放的输出变为高阻抗状态。
提交文档反馈
23
