位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1438页 > ADP3193AJCPZ-RL > ADP3193AJCPZ-RL PDF资料 > ADP3193AJCPZ-RL PDF资料1第12页
ADP3193A
限流闩断延迟时间由当前的设定
IREF / 4充电的延时电容从0 V至1.7 V.这种延迟
比所述延迟时间期间启动的四倍
序列。
限流的延迟时间开始后，才TD5是
完整的。如果在启动过程中有电流限制，则
ADP3193A经过TD1至TD5 ，然后启动
锁存关断时间。由于控制器继续循环
在闩锁断延迟时间相位，控制器返回到
正常运行和延迟电容复位，如果到GND
在1.7 V达到阈值之前，短路故障解除。
闩锁断功能可以通过删除和复位
重新应用电源电压对ADP3193A或者通过短暂
翻转EN引脚为低电平。要禁用短路闭锁
功能，一个外部电阻器应放置在平行
C
DLY
。这可以防止延迟电容的充电最多
1.7 V阈值。加入这个电阻会导致轻微的
增加的延迟时间。
在启动期间，当输出电压低于200毫伏，
一个次级电流限制是激活的。这是必要的，因为
CSCOMP的电压摆幅不能低于地面。这
二次限流控制内部COMP电压
到PWM比较器，以1.5V。这就限制了电压降
横跨低端MOSFET通过电流平衡
电路。一种内在的每相电流限制保护个人
由于一个错误的，如果一个或多个阶段停止运行相
组件。这个限制是基于最大正常模式
COMP电压。典型的过流闭锁波形
如图9所示。
动态VID
该ADP3193A可以动态改变VID输入，而
控制器正在运行。这允许输出电压到
而供应正在运行，并且将电流供给到改
负载。这通常被称为VID上的即时（ OTF） 。一
VID OTF可发生在轻载或重载条件。该
处理器通过改变VID输入的信号控制器
从起始码到结束码的多个步骤。这
变化可以是正的或负的。
当一个VID输入状态改变时， ADP3193A检测
改变，并忽略在DAC的输入，针对至少400毫微秒。
这一次，防止虚假代码，由于逻辑偏移，而8
VID输入变化。另外，第一VID变化
启动PWRGD和撬棍的消隐功能
最低100μs的防止虚假PWRGD或撬棍
事件。每个VID变化复位内部定时器。
电源就绪监测
电源良好比较器通过监视输出电压
在CSREF引脚。该PWRGD引脚是一个开漏输出，其
高的水平，当连接到一个上拉电阻，表示
的输出电压在规定的标称范围，在其内
基于VID的电压设置。 PWRGD变低，如果
输出电压为这个指定范围之外，如果VID DAC
输入是在没有CPU模式，或者如果EN引脚被拉低。 PWRGD
一个VID OTF活动为期200微秒期间被消隐
防止在时间的输出被改变假信号。
该PWRGD电路还采用了最初的导通
延缓根据延迟时间定时器（ TD5 ） 。前
SS电压达到编程VID DAC电压和
PWRGD屏蔽时间结束时，PWRGD引脚保持低电平。
当SS引脚是内部的DAC编程的100毫伏
电压，在DELAY引脚电容器开始充电。
比较器监测DELAY电压，使
当电压达到1.7 V的PWRGD延时PWRGD
时间，因此，通过IREF的电流对电容器充电设定
从0 V至1.7 V.
1
2
输出短路器
3
CH1
1V
CH3 2V
CH2 1V
CH4 10V
M 2MS
T
61.8%
A CH1信
680mV
图9.过电流闭锁波形
（通道1 ： CSREF ，通道2 ： DELAY ，
渠道3 ： COMP ，通道4 ：第1阶段交换节点）
06652-008
4
为了保护电源的负载和输出部件，所述
PWM输出驱动为低电平，从而打开了低端
当输出电压超过了上撬杠的MOSFET
门槛。这撬棍行动停止输出电压时
低于约300 mV的释放阈值。
开启低侧MOSFET拉低作为输出
反向电流积聚在电感器。如果输出
过压是由于短的高侧MOSFET ，这
动作电流限制输入电源或吹它的导火索，
保护微处理器被破坏。
第0版|第12页32
