ADP1829
工作原理
该ADP1829是一款双通道，同步PWM降压控制器
能够产生输出电压低至0.6 V ，输出
电流在几十安培。调节器的切换
交错的纹波电流减小。它是理想的宽
的应用，如DSP和处理器核心范围的I / O
耗材，通用电力电信，
医学影像，游戏，个人计算机，机顶盒，和工业
控制。该ADP1829控制器运行直接从3.0 V
到18伏，功率级的输入电压范围为1V至24 V ，
这也直接适用于高侧外部的漏
功率MOSFET 。它包括完全集成的MOSFET栅极
驱动程序和用于内部和栅极驱动器偏置的线性调节器。
该ADP1829工作在一个固定的300 kHz或600 kHz的开关
频率。该ADP1829还可以同步至一个
外部时钟以每信道高达1 MHz的切换。该
ADP1829包括软启动，以防止在冲击电流
启动时，以及独特的可调节的无损耗的电流限制。
该ADP1829提供灵活的跟踪启动和关断
测序。它规定工作在-40 ° C至+ 85 ° C的温度
范围是在一个节省空间的，五毫米×5毫米，
32引脚LFCSP封装。
而它原本应该接地或悬空。 LDOSD有
内部100 kΩ的上拉下拉电阻。
而在被限制为18 V时，开关级可以从向上运行
至24 V和BST引脚可以到30 V ，支持栅极驱动。
这可提供的优点，例如，在高的情况下
从高输入电压的频率的操作。耗散的
ADP1829可以通过从低电压轨运行中被限制
在操作从高电压轨上的开关。
启动逻辑
独立的ADP1829功能的使能输入的每个
通道。驱动EN1或EN2高，使它们各自的
控制器。当任一通道启用LDO的开始。
当两个控制器被禁用时，LDO被禁用，
在处于静态电流降至约10 μA 。对于自动
启动时， EN1和/或EN2连接至IN 。使能引脚
18 V标准，但他们灌电流通过内部
100 kΩ的电阻，一旦EN引脚电压超过约5 V.
内部线性稳压器
内部线性稳压器， VREG ，是低压差，这意味着它
可以调节其输出电压接近输入电压。它
电时的内部控制，并提供偏压的栅
驱动程序。它是保证有输出超过100毫安
电流的能力，这足以处理在栅极驱动器
典型的逻辑阈值MOSFET的需求驱动了
到1 MHz 。旁路VREG用1
μF
或更大的电容。
因为LDO为栅极驱动电流，输出
VREG受到尖锐的瞬态电流的驱动程序
开关和每个开关在升压电容器充电
周期。该LDO进行了优化处理这些瞬变
无过载故障。由于栅极驱动器加载，使用该
VREG输出等辅助系统负载不
推荐使用。
在LDO包括电流限制远高于预期
最大栅极驱动负载。这个电流限制还包括
短路折返，以进一步限制在所述VREG当前
事件发生故障。
输入功率
该ADP1829是从IN引脚供电高达18伏。
内部低压差线性稳压器， VREG ，调节IN
电压下降到5 V的控制电路，栅极驱动器，和
外部升压电容的LDO输出操作。领带
光伏销到VREG和旁路VREG了1
μF
或更大
电容。
该ADP1829相移的两个降压型的开关
通过180°的转换器，从而降低了输入纹波电流。
这样就减少了输入电容器的尺寸和成本。输入
电压应与电容器靠近高旁路
侧开关MOSFET的（参见选择输入电容
部分） 。此外，最低0.1 μF陶瓷电容
应放在尽可能接近至IN引脚。
该VREG输出由欠压锁定感知
（ UVLO）电路肯定有足够的电压余量
可用于运行的控制器和栅极驱动器。随着VREG
上升超过约2.7 V时，控制器已启用。在IN
电压不直接通过的UVLO监测。如果IN电压是
不足以使VREG要高于UVLO门限，
所述控制器被禁用，但是在LDO继续工作。
该LDO的运行只受两种EN1或EN2高，甚至
如果VREG低于UVLO阈值。
如果所需的输入电压介于3.0 V和5.5 V ，连接
在IN直接向VREG和PV的引脚，并且驱动LDOSD
高禁止内部稳压器。该ADP1829要求
即在VREG和PV的电压被限制到不超过
5.5 V ，这是其中LDOSD引脚用来唯一的应用程序，
振荡器和同步
该ADP1829内部振荡器可以被设置为300千赫兹或
600千赫。驱动FREQ引脚为低电平300千赫;驾驶它的高
600千赫。振荡器产生一个初始时钟的每个
切换阶段，也产生了内部斜坡电压
对于PWM调制。
SYNC输入，用于同步开关转换器
频率到外部信号。 SYNC输入应为
具有所需的开关频率，因为两次从动
SYNC输入除以2而得到的相位被用于
时钟的两个信道交替。
第0版|第13页32
