位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1650页 > ADC14DS105LFEB > ADC14DS105LFEB PDF资料 > ADC14DS105LFEB PDF资料1第3页
ADC14DS105
引脚说明和等效电路
PIN号
模拟量I / O
3
13
V
IN
A+
V
IN
B+
差分模拟输入引脚。差分满量程输入信号
等级为2V
P-P
与围绕一个共同的每个输入引脚的信号
模式电压V
CM
.
符号
等效电路
描述
2
14
V
IN
A-
V
IN
B-
5
11
7
9
V
RP
A
V
RP
B
V
CMO
A
V
CMO
B
V
RN
A
V
RN
B
6
10
这些引脚应各自旁路AGND与低ESL
（等效串联电感） 0.1 μF的电容放在非常接近
该引脚以减少杂散电感。 0201尺寸0.1 μF
电容应放置V之间
RP
和V
RN
尽量靠近
销地和一个1μF电容应放置在平行。
V
RP
和V
RN
不应该被加载。 V
CMO
可加载至1mA
用作温度稳定的1.5V参考。
它建议使用V
CMO
以提供共模
电压，V
CM
，对于差分模拟输入。
参考电压。该器件提供了一个内部开发
参考电压为1.2V 。当使用内部基准，V
REF
应
耦至AGND与0.1 μF和一个1μF的低等效串联
电感（ESL）电容器。
该引脚可以驱动一个外部1.2V参考电压。
该引脚不应该被用来源出或吸入电流。
LVDS驱动器的偏置电阻从这个引脚到模拟应用
地面上。标称值为3.6KΩ
时钟输入引脚。
所述模拟输入进行采样，在时钟输入的上升沿。
59
V
REF
29
数字I / O
18
LVDS_BIAS
CLK
28
Reset_DLL
Reset_DLL输入。这个引脚通常较低。如果输入时钟
频率急剧变化时，内部定时电路可
被解锁。周期该引脚为高电平1微秒重新锁
该DLL 。 DLL将在后几微秒锁定
Reset_DLL断言。
19
作者/ DCS
这是一个四态端子控制输入时钟模式和输出
数据格式。
作者/ DCS = V
A
，输出数据格式是2的补码，而不税
循环稳定施加到所述输入时钟
作者/ DCS = AGND ，输出数据格式为偏移二进制，无税
循环稳定施加到所述输入时钟。
作者/ DCS = （ 2/3） * V
A
，输出数据为2的补码与占空比
稳定施加到所述输入时钟
作者/ DCS = （ 1/3） * V
A
，输出数据为偏移二进制占空比
稳定施加到所述输入时钟。
注意：该信号没有任何影响时SPI_EN是高和SPI的
接口使能。
3
www.national.com
