位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第31页 > AD9238BSTZRL-20 > AD9238BSTZRL-20 PDF资料 > AD9238BSTZRL-20 PDF资料3第16页
AD9238
工作原理
该AD9238包含两个高性能ADC是
基于AD9235转换器的核心上。这款双通道ADC路径
独立，除了共享的内部带隙参考
源VREF 。每个ADC的路径包括一个专用的
前端的SHA接着是流水线式的开关电容
ADC。该流水线模数转换器被分成三个部分，
由一个4位的第一阶段，接着8 1.5位的阶段，
和最后3位闪光。每个阶段都提供了足够的重叠
正确对在先前级闪存错误。量化的
从每一级输出通过数字组合
校正逻辑块到最后的12位结果。流水线
结构允许在一个新的输入操作的第一阶段
样，而其余阶段之前的采样点。
采样发生在各自的时钟的上升沿。
每个阶段的管道，但不包括最后一个，包括一个低
分辨率闪速ADC和乘法器残留的驱动下一个
阶段的管道。剩余的乘数采用闪速ADC
输出来控制一个开关电容数字 - 模拟
转换器相同的分辨率（ DAC ） 。 DAC输出为
减去阶段的输入信号和所述残差是
扩增（相乘） ，以驱动下一个流水线级。该
残留的倍增器级也被称为乘法DAC
（MDAC） 。冗余的一个比特被用在所述的每一个
阶段，以方便闪存错误的数字校正。最后
一级仅由一个Flash型ADC 。
输入级包含一个差分SHA，可
配置为AC或DC耦合的差分或单端
模式。在输出级模块能够实现数据对齐，执行的
误差校正，并且将数据传输到输出缓冲器。该
输出缓冲器由一个独立电源供电，允许
调节器的输出电压摆动。
在中频欠采样应用中，任何并联电容器应
被除去。在与驱动源组合
阻抗，它们限制了输入带宽。为了获得最佳的动力
性能，源阻抗驱动VIN +和VIN-
应该匹配，使得共模建立误差是
对称的。这些错误是由共模减小
拒绝ADC的。
H
T
5pF
VIN +
C
PAR
T
T
5pF
VIN =
C
PAR
T
02640-065
H
图31.开关电容输入
内部差分基准缓冲器产生积极
负基准电压， REFT和REFB ，分别是
限定ADC内核的跨度。输出共模
基准缓冲器被设置为中间电源电压，并且REFT和
REFB电压和跨度定义为：
REFT
= ½(AVDD +
VREF ）
REFB
= ½ (AVDD +
VREF ）
跨度
= 2 × （ REFT -
REFB ）
= 2 ×
VREF
上面的方程表明，该
REFT
和
REFB
电压
对称于中间电源电压，并且根据定义，在
输入范围为两倍于参考电压VREF的值。
内部参考电压可以是引脚搭接来固定
0.5伏或1.0V的值或相同的范围内调整
在内部基准电压连接部分讨论。
最大的SNR性能实现了与AD9238集
向为2 V p-p的最大输入范围。相对SNR
退化为3dB ，从2 V峰峰值模式改变时
1 V P-P模式。
在SHA可以由保持信号源驱动
对于所选择的基准的允许范围内的峰
电压。最小和最大共模输入
级别的定义如下：
VCM
民
=
VREF/2
VCM
最大
= （ AVDD +
VREF)/2
模拟量输入
模拟输入到AD9238是差分，开关式
电容器，SHA ，它被设计对于优化性能
曼斯在处理的差分输入信号。该SHA
输入接受输入，在很宽的共模范围。一
输入共模中间电源的电压，建议
保持最佳性能。
在SHA的输入是一个差分开关电容电路。在
图31中，时钟信号交替地切换的SHA
之间的采样模式和保持模式。当SHA
切换到采样模式时，信号源必须能够
充电的电容器样品，并在一个半沉降
的一个时钟周期。一个小电阻串联在每个输入都可以
有助于减少从输出所需的峰值瞬态电流
阶段的驱动源的。另外，一个小的并联电容器可
跨接在输入端，以提供动态充电电流。
这种无源网络能在ADC输入端的低通滤波器;
因此，精确的值取决于具体的应用。
版本B |第16页48
