位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第413页 > AD8330ARQ-REEL > AD8330ARQ-REEL PDF资料 > AD8330ARQ-REEL PDF资料3第21页
AD8330
连接到输入和输出管脚中未示出
数字，因为许多选项可用57 。当
的AD8330是用来驱动一个ADC ，连接OPHI和
OPLO引脚直接连接到合适的转换器的差分输入端，
如
AD9214.
如果调整是需要这种共
模式水平，它可以通过施加该电压至所述引入
CNTR脚，或者更简单地说，通过从这个引脚电阻
无论是地面或电源（参见应用部分） 。该
CNTR引脚还可以提供共模电压的
支持这样的功能的ADC。
当负载被驱动引入的直流电阻路径
接地，耦合电容器必须被使用。这些应该是
足够的值传递的最低频率分量
无信号衰减过大。请记住，
在这种负载的电压摆幅交替的上方和下方都
地，要求后续的组件必须能够
应对负信号偏移。
偶尔，有可能避免使用耦合的
当驱动源的直流电平中的电容器
一定的范围内，如图56这个范围从延伸
3.5 V至4.5 V，采用5 V电源时，和高基本收益，
其中，一个不正确的dc电平的效果降低了噪声电平
由于输入级的内部方面的问题。例如，假设
该驱动程序，集成电路，是具有输出拓扑结构的LNA ，其中其
负载电阻器被送往供给，并且输出缓冲
由射极跟随器。这给了AD8330的来源是
可以很容易地直接联接。
直流耦合信号路径
在许多情况下，在不要求所述的VGA ，以提供其
低噪音，零至V的整个共模输入范围
S
可以没有问题地使用，以避免需要任何交流
联接装置。在两个输入然而，这样的直接耦合
并且输出不会自动导致完全直流耦合
信号路径。内部偏移补偿回路也必须
通过连接OFST引脚接地断开。请
介意为50分贝（ × 316）的最大基本增益，每
中的输入偏移，从任何来源产生的毫伏，
导致输出316 mV的偏移量，这是一个明显的
部分峰值输出摆幅。
由于偏移校正环被放置在前端后
的AD8330 ，最有效的方式的可变增益部分
处理这种偏移是在输入引脚，如图
图58.例如，假定，为了说明的目的，即
与源极的每一侧的一个CER的相关联的电阻
泰恩应用是50 Ω 。如果该源具有非常低（运放）
输出阻抗，额外的电阻应插入，以
可以忽略不计的噪音处罚，只有0.83分贝的衰减。该
显示的电阻值提供约± 2 mV的调整范围。
V
S
2.7V至6V
RD1
CD2
RD2
增益和Swing调整时，加载
的输出也可以通过一个变压器耦合到负载
实现由阻抗变换一个更高的负载能力。为
例如，使用2：1的匝数比， 50Ω最终负荷呈现出
200 Ω的负载上的输出。增益损失（相对于基本
值，无终止）是20 log10的{ （ 200 + 150 ） / 200 }或
4.86分贝，这可以通过提高电压对被还原
VMAG销通过10倍
4.86/20
or
×
1
.
75 ，从它的基本价值
0.5 V至0.875 V.这也将还原峰摆幅200 Ω
电平为± 2V，或± 1伏到50 Ω最终负载。
每当一个稳定的供电电压是可用的，额外的电压
摆动可以通过从VMAG针增加一个电阻来提供
到电源。该计算是基于知道在 -
ternal偏置通过5 kΩ的源交付使用;因为额外
0.375 V是必要的，在该外部电阻器的电流必须是
0.375 V / 5千欧= 75 μA 。因此，采用5 V电源，一个电阻器
5 V - 0.875 V / 75 μA = 55 kΩ的使用。根据本实施例，
更正为其他负载条件下都容易计算。
如果增益和峰值输出摆幅由于供应的影响
变化是不能容许的， VMAG必须由一个被驱动
精确的电压。
CD1
ê NBL
VPSI
OFST
BIAS和
V- REF
VPOS
CNTR
VPSO
CD3
CM模式与
偏移控制
输入耦合
直流共模电压输入引脚与变化
供给，基本增益偏置和温度（参见图55） ;
由于这个原因，许多应用需要使用耦合电容
从源应该有足够大器支持的最低
要被发送的频率。用一个电容器在每个输入
销，其最低值可以被容易地从表达发现
INHI
R
S
假定
50k
是50Ω
每个
SIDE
INLO
75k
VGA CORE
产量
阶段
OPHI
输出，
±2V
最大
OPLO
模式
VDBS
GAIN接口
CMGN
产量
控制CMOP
COMM
VMAG
NC
03217-059
C
IN_CPL
=
320 μF
f
HPF
(15)
基本GAIN BIAS
V
DBS ：
0V至1.5V
地
哪里
f
HPF
是-3dB频率以赫兹。因此，对于
一个f
HPF
为10kHz ， 33 nF的电容。
图58.输入一个直流耦合系统偏移归零
版本C |第21页32
