位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第192页 > ICS650GI-41LF > ICS650GI-41LF PDF资料 > ICS650GI-41LF PDF资料1第3页
ICS650-41
扩频时钟合成器
引脚说明
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
引脚名称
X1/CLKIN
FS0
FS1
SS_EN
VDD
GND
FS3
48M
50M
VDDO
GND
VDD
FS2
PDTS
VDD
X2
针
TYPE
输入
输入
输入
输入
动力
动力
输入
产量
产量
动力
动力
动力
输入
输入
动力
产量
引脚说明
晶振输入。该引脚连接到一个25 MHz的晶振或外部输入
时钟。
选择引脚0内部上拉电阻。见第2页上的表。
选择引脚1内部上拉电阻。见第2页上的表。
扩频使能引脚。内部上拉电阻。启用=高。
连接至+3.3 V.
连接到地面。
选择引脚3.内部上拉电阻。见第2页上的表。
固定的48 MHz的输出。内部弱上拉下来的时候三态。
扩频输出。当三态内部弱上拉了下来。
连接至+2.5 V.
连接到地面。
连接至+3.3 V.
选择引脚2.内部上拉电阻。见第2页上的表。
关断整个芯片。三态CLK输出低电平时。国内
拉。
连接至+3.3 V.
晶振输出。该引脚连接到一个25 MHz的晶振。如果不连接
时钟输入。
外部元件
去耦电容
对于任何高性能的混合信号IC，该
ICS650-41必须从系统的电源分离
噪音进行优化。
0.01μF的去耦电容必须连接
每个VDD与PCB地平面之间。
晶体负载电容
该器件晶振连接应包括垫
小电容器从X1到地面和从X2到
地面上。这些电容器用于调节的杂散
电路板的电容相匹配的名义上
所需的晶体负载电容。由于负载
电容只能在此修整增加
过程中，要保持杂散电容到是很重要的
最低用很短的PCB走线（无孔）
晶体和器件之间。水晶电容器
必须从每一个引脚的X1和X2 ，以进行连接
地面上。
这些水晶瓶盖的值（单位为pF ）应该等于
(C
L
-6 pF的）* 2 。在这个方程，C
L
=晶体负载
电容的单位为pF 。例如：对于一个16 pF的晶体
负载电容，每个晶体电容器将是20
pF的〔 （ 16-6 ）×2 〕 = 20 。
系列终端电阻
时钟输出走线超过一英寸应该用系列
终止。以系列终止50Ω迹线（一
常用的走线阻抗） ，放置一个33Ω的电阻
串联在时钟线，尽量靠近时钟输出
销越好。时钟的标称阻抗
输出为20Ω 。
MDS 650-41 F
集成电路系统公司
●
3
525马街，圣何塞，加利福尼亚95126
●
修订版082305
电话：（ 408 ） 297-1201
●
www.icst.com
