位置：首页 > IC型号导航 > 首字符W型号页 > 首字符W的型号第87页 > WM8772SEDS/RV > WM8772SEDS/RV PDF资料 > WM8772SEDS/RV PDF资料1第32页
WM8772EDS - 28引线SSOP
ADC和DAC数字音频接口控制寄存器
接口格式通过FMT选择了[ 1 ： 0 ]寄存器位：
注册地址
0000011
接口控制
位
1:0
LABEL
FMT
[1:0]
默认
00
生产数据
描述
接口格式选择：
00 ：右对齐模式
01 ：左对齐模式
10: I
2
S模式
11 ： DSP模式A或B
在左对齐，右对齐或IS模式下， LRP寄存器位控制法改会的极性。如果该位
被设置为高， LRC与预期的极性将是相反的如图23 ，图24和
图25.请注意，如果该特征被用作交换的左声道和右声道的一个手段，1-
样品的相位差会推出。在DSP模式，所述LRP寄存器位被用来选择
模式A和模式B之间
注册地址
0000011
接口控制
位
2
LABEL
LRP
默认
0
描述
在左/右/ I
2
S模式：
LRC极性（正常）
0：正常LRC极性
1：反向极性LRC
在DSP模式：
0 ： DSP模式A
1 ： DSP模式B
默认情况下，LRC和数字输入1 /2/3被采样在BCLK的上升缘和应理想更改
下降沿。默认情况下， LRC和DOUT采样的BCLK和应该的上升沿
理想情况下更改下降沿。这种变化LRC和DOUT上的上升沿数据源
BCLK可以通过设置BCP的寄存器位来支持。这种变化LRC和DIN1 / 2/3的数据源
在BCLK的上升沿可以通过设置BCP的寄存器位来支持。 BCP设置为1
反转BCLK的到的是，在图23示出图33中的逆极性。
注册地址
0000011
接口控制
位
3
LABEL
BCP
默认
0
描述
BCLK极性（ DSP模式） ：
0：正常BCLK极性
1 ：反转BCLK极性
2
的IWL [1 ：0]位被用来控制输入字长度。
注册地址
0000011
接口控制
位
5:4
LABEL
IWL
[1:0]
默认
00
描述
输入字长：
00 ： 16位数据
01 ： 20位数据
10 ： 24位数据
11 ： 32位数据
注意：
32位右，不支持对齐模式。
在所有模式中，数据是符号2的补码。数字滤波器总是输入的24位数据。如果
DAC被编程为接收16或20位数据时， WM8772EDS焊盘的未使用的LSB与
零。如果DAC编程到32位模式下， 8个LSB被忽略。
注意：
在24位I
2
S模式， 24比特或更少的任何宽度被支撑，只要LRC是高的
最小的24 BCLKs和低了至少24 BCLKs 。
可用来控制从所述数字音频接口的数据被施加到一个数字的选择
在DAC通道。
w
2005年PD月修订版4.2
32
