MC10EP195 ， MC100EP195
3.3V ECL可编程
DELAY CHIP
在MC10 / 100EP195是一个可编程延迟片（ PDC ）
主要用于时钟偏移校正和定时调整设计。它
提供差分NECL / PECL输入转换的可变延迟。
http://onsemi.com
延迟部由门的可编程矩阵和
多路转换器中所示的逻辑图，图3的延迟
增量的EP195的具有约一个数字选择的分辨率
记号
图*
10 ps和净射程可达10.2纳秒。所需的延迟时间被选中
的10个数据选择输入端D [ 9：0]的值和由LEN控制
（引脚10 ） 。在LEN低水平允许透明LOAD模式
MCxxx
用D实时延迟值[9：0 ] 。上一个低到高LEN转型
EP195
将锁定和保持电流值，目前对任何后续
AWLYYWWG
变化D [ 10：0] 。对于不同的抽头近似延迟值
32
LQFP32
关联到D0 （LSB）至D9 （MSB）的数字表示在
FA后缀
表6和图4所示。
1
CASE 873A
因为EP195是使用链复用器设计的，它具有
2.2 ns的固定最小延迟。一个附加销D10提供了一种用于
控制引脚14和15 ， CASCADE和级联，也锁定
通过LEN ，在级联多个的pdc增加可编程
1
范围内。级联逻辑可以完全控制多个的PDCs的。
MCxxx
1 32
从全“1”状态的开关器件在D：与SETMAX LOW [ 0 9 ]
EP195
QFN32
AWLYYWWG
到D上的所有“ 0 ”状态[ 0 ： 9] SETMAX高会增加
MN后缀
G
延迟相当于“ D0 ” ，最小增量。
CASE 488AM
选择输入引脚D [ 10 ： 0 ]可通过阈值控制
V之间的互连组合
EF
（引脚7 ）和V
CF
（引脚8 ）
XXX
= 10或100
为LVCMOS ， ECL ，或LVTTL电平信号。对于LVCMOS输入
A
=大会地点
水平，留下V
CF
和V
EF
开。对于ECL运行，短期V
CF
和
WL ， L =晶圆地段
V
EF
（脚7和8）。对于LVTTL电平操作，连接一个1.5 V
YY, Y
=年
供参考V
CF
离开开V
EF
引脚。 1.5 V基准电压源
WW ，W =工作周
G或
G
= Pb-Free包装
电压V
CF
引脚可通过放置一个2.2千瓦的电阻来实现
（注：微球可在任一位置）
V之间
CF
和V
EE
对于一个3.3 V电源。
*有关其他标识信息，请参阅
在V
BB
销，内部产生的电源电压，提供给
应用笔记AND8002 / D 。
仅此设备。对于单端输入条件，未使用
差动输入被连接到V
BB
作为切换基准电压。
订购信息
V
BB
还可以rebias AC耦合输入。在使用时，去耦V
BB
请参阅包装详细的订购和发货信息
和V
CC
通过0.01
mF
电容和限制电流供应或吸收
尺寸部分本数据手册的第17页上。
0.5毫安。当不使用时，V
BB
应由开放。
100系列包含温度补偿。
最大输入时钟频率>1.2 GHz的典型
打开输入默认状态
可编程范围：0 ns至10 ns的
安全钳上的投入
延时范围： 2.2 ns至12.2纳秒
在EN引脚为逻辑高电平将迫使Q为逻辑
低
10 ps的增量
D [ 10 ： 0 ]可以接受ECL ， LVCMOS ， LVTTL或
PECL模式经营范围：
输入
V
CC
= 3.0 V至3.6 V与V
EE
= 0 V
V
BB
输出参考电压
NECL模式经营范围：
无铅包可用
V
CC
= 0 V与V
EE
=
3.0
V到
3.6
V
半导体元件工业有限责任公司， 2006年
2006年12月，
启16
1
出版订单号：
MC10EP195/D
