位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第484页 > ADUC7026BSTZ62I-RL > ADUC7026BSTZ62I-RL PDF资料 > ADUC7026BSTZ62I-RL PDF资料1第25页
ADuC7019/20/21/22/24/25/26/27
PIN号
43
助记符
P0.7 / ECLK / XCLK / SPM8 / PLAO [ 4 ]
描述
串行复用端口。通用输入输出端口P0.7 /输出的外部时钟
信号/输入到内部时钟发生器电路/ UART /可编程逻辑阵列输出
元四家。
输出从所述晶体振荡器的反相器。
输入到晶振逆变器和输入到内部时钟发生器电路。
通用输入输出端口3.6 /外部存储器接口/ PWM安全切断
关/可编程逻辑阵列输入单元14 。
通用输入输出端口3.7 /外部存储器接口/ PWM
同步/可编程逻辑阵列输入单元15 。
通用输入输出端口2.7 / PWM相位1低边输出/外部存储器
选择3 。
通用输入输出端口2.1 /外部存储器写选通/ PWM相位0
高边输出/可编程逻辑阵列输出单元6 。
通用输入输出端口2.2 /外部存储器读选通/ PWM相位0低 -
边输出/可编程逻辑阵列输出单元7 。
串行复用端口。通用输入输出端口1.7 / UART ， SPI /可编程
逻辑阵列输出单元0 。
串行复用端口。通用输入输出端口P 1.6 / UART ， SPI /可编程
逻辑阵列输入单元6 。
GPIO地。通常连接到DGND 。
3.3 V电源用于GPIO和输入片上稳压器。
通用输入输出端口P 4.0 /外部存储器接口/可编程逻辑
阵列输出单元8 。
通用输入输出端口P 4.1 /外部存储器接口/可编程逻辑
阵列输出单元9 。
串行复用端口。通用输入输出端口1.5 / UART ， SPI /可编程
逻辑阵列输入单元5 /外部中断请求3 ，高电平有效。
串行复用端口。通用输入输出端口1.4 / UART ， SPI /可编程
逻辑阵列输入单元4 /外部中断请求2 ，高电平有效。
串行复用端口。通用输入输出端口P 1.3 / UART ， I2C1 /可编程
逻辑阵列输入单元3 。
串行复用端口。通用输入输出端口P 1.2 / UART ， I2C1 /可编程
逻辑阵列输入单元2 。
串行复用端口。通用输入输出端口1.1 / UART ， I2C0 /可编程
逻辑阵列输入单元1 。
串行复用端口。通用输入输出端口P 1.0 /定时器1输入/ UART ，
I
2
C0 /可编程逻辑阵列输入单元0 。
通用输入输出端口P 4.2 /外部存储器接口/可编程逻辑
阵列输出单元10 。
通用输入输出端口P 4.3 /外部存储器接口/可编程逻辑
阵列输出单元11 。
通用输入输出端口4.4 /外部存储器接口/可编程逻辑
阵列输出单元12 。
通用输入输出端口4.5 /外部存储器接口/可编程逻辑
阵列输出单元13 。
地面为参考。通常连接到AGND 。
2.5 V内部基准电压源。必须在使用被连接到一个0.47 μF的电容
内部参考。
外部基准电压DAC的。范围： DACGND到DACV
DD
.
地面的DAC 。通常连接到AGND 。
模拟地。接地参考点的模拟电路。
3.3 V模拟电源。
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71, 72
73, 74
XCLKO
XCLKI
P3.6/AD6/PWM
旅
/PLAI[14]
P3.7/AD7/PWM
SYNC
/PLAI[15]
P2.7/PWM1
L
/MS3
P2.1/WS/PWM0
H
/PLAO[6]
P2.2/RS/PWM0
L
/PLAO[7]
P1.7/SPM7/PLAO[0]
P1.6/SPM6/PLAI[6]
IOGND
IOV
DD
P4.0/AD8/PLAO[8]
P4.1/AD9/PLAO[9]
P1.5/SPM5/PLAI[5]/IRQ3
P1.4/SPM4/PLAI[4]/IRQ2
P1.3/SPM3/PLAI[3]
P1.2/SPM2/PLAI[2]
P1.1/SPM1/PLAI[1]
P1.0/T1/SPM0/PLAI[0]
P4.2/AD10/PLAO[10]
P4.3/AD11/PLAO[11]
P4.4/AD12/PLAO[12]
P4.5/AD13/PLAO[13]
REFGND
V
REF
DAC
REF
DACGND
AGND
AV
DD
版本A |页92 25
