11.5.15
时钟波形
有效在正常时钟模式。在X2方式XTAL2信号必须改变，以XTAL2除以
2 。
图11-14 。
时钟波形
STATE4
P1P2
STATE5
P1P2
STATE6
P1P2
STATE1
P1P2
STATE2
P1P2
STATE3
P1P2
STATE4
P1P2
STATE5
P1P2
P2（ EXT）
MOV DEST端口（P1， P2，P3）
（含INT0 ， INT1 ， TO ， T1 ）
72
AT/TS8xC51Rx2
4188E–8051–08/06
HCTEF YROMEM MARGORP LANRETXE
KCOLC TFIHS TROP莱尔
NOITAREPO TROP
ELCYC ETIRW
ELCYC DAER
MOV DEST P0
P1，P2， P3的引脚SAMPLED
P1，P2， P3的引脚SAMPLED
LANRETNI
时钟
XTAL2
ALE
PSEN
P0
RD
P0
P2
WR
P0
P2
这些信号不的过程中活化
执行MOVX指令
数据
采样
FL燕麦
PCL OUT
数据
采样
FL燕麦
PCL OUT
数据
采样
FL燕麦
PCL OUT
即表示地址跃迁
PCL OUT （如果程序
MEMORY是外部的）
DPL或RT OUT
FL燕麦
即表示DPH或P2 SFR将PCH过渡
PCL OUT （即使程序
内存为内部）
DPL或RT OUT
数据输出
即表示DPH或P2 SFR将PCH过渡
PCL OUT （如果程序
MEMORY是外部的）
旧数据
P0引脚SAMPLED
新资料
P0引脚SAMPLED
RXD SAMPLED
RXD SAMPLED
TXD （ MODE 0 ）
此图表明，当信号被内部时钟源。所花费的时间的信号，以prop-
玛瑙的销，但是，范围从25到125纳秒。该传播延迟取决于
变量如温度和销载荷。传播也各不相同，从输出到输出
和组件。通常情况下，虽然（T
A
= 25℃满载） RD和WR的传播延迟是
大约为50ns 。其他信号通常是85纳秒。传播延迟被合并
在AC规范。
