描述两个系统时钟周期的内部数据SRAM访问时间为
在图22中。
图22 。
片上数据SRAM访问周期
T1
T2
T3
T4
系统时钟=
地址
数据
WR
数据
RD
上一个。地址
地址
请参见“接口的外部SRAM ”第84页上的访问说明
外部SRAM 。
I / O存储器
在ATmega103的（L）的I / O空间的定义示于表2中。
表2中。
ATmega103的（ L） I / O空间
I / O地址（ SRAM
地址）
$3F ($5F)
$3E ($5E)
$3D ($5D)
$3C ($5C)
$3B ($5B)
$3A ($5A)
$39 ($59)
$38 ($58)
$37 ($57)
$36 ($56)
$35 ($55)
$34 ($54)
$33 ($53)
$32 ($52)
$31 ($51)
$30 ($50)
$2F ($4F)
$2E ($4E)
名字
SREG
SPH
SPL
XDIV
RAMPZ
EICR
EIMSK
EIFR
TIMSK
TIFR
MCUCR
MCUSR
TCCR0
TCNT0
OCR0
ASSR
TCCR1A
TCCR1B
功能
状态寄存器
堆栈指针高
堆栈指针低
XTAL分频控制寄存器
RAM页面Z选择寄存器
外部中断控制寄存器
外部中断屏蔽寄存器
外部中断标志寄存器
定时器/计数器中断屏蔽寄存器
定时器/计数器中断标志寄存器
MCU通用控制寄存器
MCU状态寄存器
定时器/计数器控制寄存器
定时器/计数器（ 8位）
定时器/计数器输出比较寄存器
异步模式状态寄存器
定时器/计数器控制寄存器A
定时器/计数器控制寄存器B
18
ATmega103(L)
0945I–AVR–02/07
读
写
