位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第0页 > SAK-C167CR-16R33M > SAK-C167CR-16R33M PDF资料 > SAK-C167CR-16R33M PDF资料1第53页
C167CR
C167SR
因此，外部时序的规范（ AC特性）取决于
CPU时钟，被称为“ TCL ”两个连续的边缘之间的时间（见
图9）。
锁相环的操作
f
OSC
TCL
f
中央处理器
TCL
直接时钟驱动
f
OSC
TCL
f
中央处理器
TCL
预分频操作
f
OSC
TCL
f
中央处理器
TCL
MCT04338
图9
生成机制的CPU时钟
CPU时钟信号
f
中央处理器
可以由振荡器时钟信号产生
f
OSC
通过
不同的机制。 （还有衍生TCLs的持续时间和它们的变化
外部定时）取决于所用的机制，以产生
f
中央处理器
。这种影响必须
计算的定时为C167CR时被视为。
注：例如，对于PLL操作如图
图9
指4的PLL因子。
被选中的位域CLKCFG所使用的机制来生成基本CPU时钟
注册RP0H.7-5 。
时长硬件复位寄存器RP0H装入的逻辑电平上存在的
PORT0 （ P0H ）的上半部分，也就是位域CLKCFG代表的逻辑电平引脚
P0.15-13 （ P0H.7-5 ） 。
表10
关联这三个比特的组合与相应的时钟
生成模式。
数据表
49
V3.2, 2001-07
