DAC8812
www.ti.com
SBAS349A - 2005年8月 - 修订2005年12月
串行数据接口
该DAC8812采用了3线（ CS ， SDI ， CLK ） SPI兼容的串行数据接口。该DAC8812的串行数据
移入串行输入寄存器的18位数据字格式。 MSB位首先被加载。
表1
定义
18个数据字位的DAC8812 。
数据被放置在SDI引脚和读入寄存器的CLK主题的时钟上升沿到数据
在指定的设置和数据保持时间的要求
接口时序
的规格
电动
的特点。
而CS片选引脚为低电平有效数据只能移入。对于DAC8812 ，只
在过去的18位移入串行寄存器被审问时， CS引脚恢复为逻辑高电平状态。
由于8位字节大多数微控制器输出的串行数据，三右对齐数据的字节可以被写入
DAC8812 。保持CS线低的第一，第二间和第三字节传输将导致一个成功的
串行寄存器更新。
一旦数据在移位寄存器中正确对齐，在CS的正边缘开始的新的传输
数据到目标DAC寄存器，由地址位A1和A0的解码来确定。对于DAC8812 ，
表1，表2 ，表3
和
图1
定义该软件的串行接口的特性。
表1.串行输入寄存器的数据格式，数据加载MSB优先
(1)
位
数据
B17
（MSB）
A1
B16
A0
B15
D15
B14
D14
B13
D13
B12
D12
B11
D11
B10
D10
B9
D9
B8
D8
B7
D7
B6
D6
B5
D5
B4
D4
B3
D3
B2
D2
B1
D1
B0
（ LSB ）
D0
(1)
只有最后的18位数据移入串行寄存器（地址+数据）进行检查时， CS线正沿返回
逻辑高电平。在这点上内部产生的负载选通传输串行寄存器数据内容（位D15- D0）的解码
DAC输入寄存器由位A1和A0确定的地址。任何额外的比特移入DAC8812移位寄存器被忽略;只有
最后18位主频在被使用。如果不需要双重缓冲的数据， LDAC引脚可连接逻辑低时，禁止DAC寄存器。
表2.控制逻辑真值表
(1)
CS
H
L
L
L
↑+
H
H
H
H
H
CLK
X
L
↑+
H
L
X
X
X
X
X
LDAC
H
H
H
H
H
L
H
↑+
H
H
RS
H
H
H
H
H
H
H
H
L
L
最高位
X
X
X
X
X
X
X
X
0
H
串行移位寄存器
无影响
无影响
移位寄存器中的数据提前1位
无影响
无影响
无影响
无影响
无影响
无影响
无影响
LATCHED
LATCHED
LATCHED
LATCHED
选定的DAC更新当前的SR内容
LATCHED
LATCHED
LATCHED
锁存数据= 0000H
锁存数据= 8000H
输入寄存器
DAC寄存器
LATCHED
LATCHED
LATCHED
LATCHED
LATCHED
透明
LATCHED
LATCHED
锁存数据= 0000H
锁存数据= 8000H
(1)
↑+
=正逻辑转换;
X
=无关
表3.地址译码
A1
0
0
1
1
A0
0
1
0
1
DAC DECODE
无
DAC A
DAC B
DAC A和DAC B
13
