DAC8164

www.ti.com

.........................................................................................................................................

SBAS410A - 2008年2月 - 修订2008年2月

微处理器接口

DAC8164至8051接口

图101

示之间的串行接口

DAC8164与典型的8051微控制器。

设置为所述界面如下：的TXD

8051驱动器的SCLK的DAC8164 ，而RXD驱动

该装置的串行数据线。同步信号

来自于一个位的可编程管脚的端口上

8051 ;在这种情况下，端口线P3.3使用。当

数据要被发送到DAC8164 ， P3.3是

采取低。 8051发送8位字节的数据;

因此，只有8个时钟下降沿发生在

发射周期。要加载数据到DAC ， P3.3留下

后的第8位的低传输;然后，一

第二写周期开始发送所述第二

数据字节。 P3.3被拉高之后

第三个写周期的结束。 8051输出

在具有LSB在前的格式的串行数据。该

DAC8164要求其数据的MSB为先

位接收。因此， 8051发送例程需要

采取这一要求考虑在内，并

镜

该

数据需要。

80C51/80L51

(1)

MICROWIRE

CS

SK

SO

注： （1 ）附加的引脚为清楚起见省略。

DAC8164

SYNC

SCLK

D

IN

(1)

图102 DAC8164到微丝接口

DAC8164到68HC11接口

图103

示之间的串行接口

DAC8164和68HC11微控制器。的SCK

在68HC11驱动DAC8164的SCLK ，而

MOSI输出驱动器的串行数据线

DAC 。从港行同步信号导出

（ PC7 ），类似于8051的图。

68HC11

(1)

PC7

SCK

MOSI

DAC8164

(1)

SYNC

SCLK

D

IN

DAC8164

SYNC

SCLK

D

IN

(1)

注： （1 ）附加的引脚为清楚起见省略。

P3.3

TXD

RXD

注： （1 ）附加的引脚为清楚起见省略。

图103 DAC8164到68HC11接口

的68HC11应使得其CPOL位被配置

位为“0”和CPHA位“1”。这种配置

导致数据出现在MOSI输出为

有效的在SCK的下降沿。当数据是

被传输到DAC ， SYNC线被保持

LOW （ PC7 ） 。从68HC11的串行数据是

在8位字节只有8个时钟传送

缘在发送周期内发生。 （数据是

首先发送最高有效位）。为了将数据加载到

DAC8164 ， PC7保持低电平的前8位是后

转移;然后，第二和第三串行写

操作被执行到DAC 。 PC7取

高，在该过程的结束。

图101 DAC8164以80C51 / 80L51接口

DAC8164到微丝接口

图102

示出DAC8164的界面

任何微丝兼容的设备。串行数据是

移出串行时钟的下降沿

被移入DAC8164上的上升沿

在SK信号。

2008 ，德州仪器

提交文档反馈

产品文件夹链接（ S） ：

DAC8164

37