机密
系统接口
该系统的界面是可编程的。在应用程序中
在ATM系统中， POSIC2G系统接口可以是
编程为一个物理层侧界面按UTOPIA水平
3规范。
对于可变长度的数据包， POSIC2G系统接口
可以被编程为OIF- SPI的3级的ATM信元，也
将转移在OIF - SPI级3路公交车。
系统界面可以HBST模式进行编程。在
这种情况下，一组单独的地址引脚上的支持
系统侧。该模式支持高速连拍的访问。
CY7C9537B
POSIC2G提供的APS字节的信息发送给主机CPU 。该
主机CPU有望采取保护倒换的决定
并提供两个POSIC2G设备必要的说明。
情况下的保护切换，在发送方向上，所述
主要POSIC2G将执行所有其他操作如
编程，除了一些线路和部分加工
的SONET / SDH帧。主要POSIC2G将设备随后
通过对通过APS端口的SPE到备用设备。
待机设备将执行该行的其余部分和
节处理和传输的SONET / SDH帧以上
备用光纤。
同样，在保护切换模式，对接收
侧，备用设备将处理一些行和
段开销和帧传送到主设备
通过APS端口。主设备将执行的其余部分
在接收侧的处理。
RXS
RXS
RXM
PHY STANDBY
POSIC STANDBY
CPU接口
POSIC2G可以用一个16位或32位的CPU接口。该CPU
接口可以引脚被配置为与一个兼容
摩托罗拉和英特尔总线接口。该CPU接口提供
访问POSIC2G的所有寄存器，整理所有中断
由各个块产生的，而且还可以控制包
接送。
线路接口
线路接口/纤维侧接口可以被配置为8位，
16位，或32位，取决于时钟频率和数据
率。在所示的选项
表1
是可用的。
表1.配置选项
总线宽度
8位
8位
16位
16位
32位
时钟频率
19.44 MHz的
77.76 MHz的
38.88 MHz的
155.52兆赫
77.76 MHz的
线路速率
OC-3/STM-1
OC-12/STM-4
OC-12/STM-4
OC-48/STM-16
OC-48/STM-16
TXS
TXS
RXS
RXM
PHY主
RXM
POSIC主
TXS
TXM
TXM
链路层
设备
时钟源
传输时钟可以被编程为所述一个
以下来源：
接收由PHY提供的时钟。
外部传输时钟源。
工作频道
保护
使用两个图4. POSIC2G APS实施
POSIC设备
单成帧器APS实施
一个主要的和从PHY器件可直接输入到
单个POSIC2G装置的主要和APS端口。在这种情况下，
主PHY连接到主线路接口和所述
待机的PHY连接到APS端口。
在POSIC2G发射路径， SONET / SDH的数据被桥
横跨主和APS端口（每线性1 + 1的APS的要求一
一节） 。当保护切换， POSIC2G可
程序从主接收端口切换线路输入
给APS接收端口，或反之亦然。
这APS计划只提供光/ PHY链路级
保护。
APS口
POSIC2G提供了一个16位的APS端口为1 + 1保护。该
支持主备PHY接口连接
可以使用几种不同的APS实施方案
POSIC2G.
多成帧器APS实施
两个POSIC2G设备可以连接到两个不同的
收发器，光学器件和纤维。 POSIC2G使保护
只有一个设备是主，并连接到开关
链路层。备用POSIC2G装置被连接到所述
主POSIC2G装置，它是由主机CPU进行控制。
文件编号： 38-02079牧师* F
第43 6
