位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1266页 > CY7C343B-25JC/JI > CY7C343B-25JC/JI PDF资料 > CY7C343B-25JC/JI PDF资料1第4页
使用ULTRA37000
TM
为
所有新设计
可编程互连阵列
可编程互连阵列（ PIA ）来解决跨
通过路由只需要由每个信号连接限制
逻辑阵列块。的输入， PIA是每个的输出
设备和每一个的I / O引脚的反馈中宏
销的装置上。
不同于掩蔽或可编程门阵列，这引起
可变延迟依赖于路由，在PIA有固定的延时。
这消除了其中的逻辑信号不需要的时滞，这
可能会导致在内部或外部的逻辑毛刺。固定
延时，不管可编程互连阵列config-
uration ，通过确保内部信号简化了设计
歪斜或种族是可以避免的。其结果是简化了设计imple-
心理状态，常以单次通过，而不多个内部
需要一台可编程逻辑布局和布线迭代
梅布尔门阵列来实现设计的时序目标。
CY7C343B
典型的我
CC
与F
最大
200
I
CC
ACTIVE （ mA）的典型值。
150
V
CC
= 5.0V
房间温度。
100
50
设计建议
同条件下本文中所描述的装置的操作
上述“绝对最大额定值”，可能
对器件造成永久性损坏。这是一个压力等级
该器件在这些或任何只和功能操作
上述其他条件下的作战指示
本数据手册的部分将得不到保证。暴露在绝对
最大额定值条件下长时间可能
影响器件的可靠性。该CY7C343B包含电路
防止高静电电压或电场的器件引脚;
然而，正常的应采取预防措施，以避免
施加任何电压高于最大额定电压。
对于正确的操作，输入和输出引脚必须
约束的范围内GND < （Ⅴ
IN
或V
OUT
） ＆ LT ; V
CC
。未使用
输入必须始终被捆绑到一个适当的逻辑电平（或
V
CC
或GND ） 。每一组的V
CC
和GND引脚必须
在该装置连接在一起，直接。电源
至少0.2的去耦电容
F必须连接
V之间
CC
和GND 。对于最有效的去耦，
每个V
CC
引脚应分别去耦至GND ，直接
在该设备。去耦电容应具有良好的
频率响应，如叠层陶瓷类型。
0
100赫兹
1千赫
10千赫
100千赫
1兆赫10兆赫
50兆赫
最大频率
输出驱动电流
I
O
输出电流（ mA）典型值
250
I
OL
200
150
100
I
OH
50
V
CC
= 5.0V
房间温度。
0
1
2
3
4
5
时序注意事项
除非另有说明，传播延迟不包括
扩展。当使用扩展器，加的最大
扩展延时T
EXP
整体延迟。类似地，有一个
另外吨
PIA
拖延输入从I / O引脚时，
相比于从一个直的输入引脚的信号。
在计算同步频率，使用吨
S1
如果所有的投入
是输入引脚上。当膨胀器逻辑用于在数据
路径，添加相应的最大时延扩展，T
EXP
to
t
S1
。确定其中1 / （吨
WH
+ t
WL
), 1/t
CO1
种，或1 / （吨
EXP
+ t
S1
)
为最低频率。这些频率中的最低的
对于同步组态最大数据路径频率
口粮。
V
O
输出电压（V）
在计算外部异步频率，使用
t
AS1
如果所有的投入都在专用输入引脚。
当膨胀器逻辑用于在数据路径中，添加相应
priate最大时延扩展，T
EXP
给T
AS1
。确定
其中1 /（吨
AWH
+ t
AWL
), 1/t
ACO1
种，或1 / （吨
EXP
+ t
AS1
）是
最低频率。这些频率中的最低的
对于异步组态最大数据路径频率
口粮。
参数t
OH
表示此系统的兼容性
器件具有积极的推动等同步逻辑时，
输入保持时间，这是由相同的同步控制
时钟。如果T
OH
大于所需的最小输入保持
随后的同步逻辑的时间，则该设备
都保证有一个共同正常工作
同步时钟在最坏情况下的环境和
电源电压的条件。
文件编号： 38-03038牧师* B
第11 4
