初步
CPU_STP ＃断言
该CPU_STP ＃信号是一个低电平有效的输入
同步停止和启动CPU输出时钟
而时钟发生器的其余部分继续功能。
当CPU_STP ＃引脚置位，所有的CPU输出是
设置与SMBus配置是通过断言停止的
CPU_STP排名将在两个个CPU时钟停止
被取样，由内部的两个上升沿后段
CPUC的时钟。停止CPU信号的最终状态
CPUT = HIGH和CPUC =低。没有变化的
在停止状态下输出的驱动电流值。该
CPU_STP ＃
CY28443
CPUT被驱动为高电平的电流的值等于6× （值Iref ） ，
而CPUC信号三态。
CPU_STP ＃无效置
在CPU_STP ＃信号的无效将导致所有CPU
被停止的输出，以恢复在正常操作中
同步方式。同步的方式意味着没有
短或拉伸的时钟脉冲将产生在时钟
重新开始。从无效到主动的最大延迟
输出的是不超过2个CPU时钟周期。
CPUT
CPUC
图6. CPU_STP ＃断言波形
CPU_STP ＃
CPUT
CPUC
CPUT内部
CPUC内部
Tdrive_CPU_STP ＃ ， 10纳秒> 200毫伏
图7. CPU_STP ＃无效置波形
1.8毫秒
CPU_STOP ＃
PD
CPUT （自由运行
加州公共事业委员会（自由运行
CPUT （停止的）
加州公共事业委员会（停止的）
DOT96T
DOT96C
图8. CPU_STP ＃ =驱动， CPU_PD =驱动， DOT_PD =总线驱动
文件编号： 38-07716牧师* C
第14页25
