CY22E016L
如果不需要对功率损失的自动商店，则V
CC
被连接到地和+ 5V被施加到V
帽
。这是自动存储
抑制那里的自动存储功能关闭模式。如果
CY22E016L在此配置中操作时，引用到V
CC
被改变到V
帽
整个数据表。在这种模式下，
存储操作触发的HSB引脚。它不是
允许随意这三个选项之间切换。
为了防止不必要的存储操作，自动存储
与那些由外部驱动HSB LOW启动被忽略，
除非至少有一个
写
操作发生以来最
最近存储或调用周期。一个可选的上拉电阻
显示连接到HSB 。这是用于发信号的系统，该系统
在自动存储周期正在进行中。
图3.自动存储禁止模式
0.1
U
F
绕行
引脚连接在一起的HSB销从另一
CY22E016L 。一个外部上拉电阻到+ 5V是必需的，因为
HSB作为一个漏极开路下拉。在V
帽
从销
其他CY22E016L部件连接在一起，并共用一个
电容。电容器尺寸由设备的数量比例
连接到它。当CY22E016L的任何一个检测到一个
功率损耗并声称HSB ，共同HSB引脚将使所有
份请求一条STORE周期。 （一家商店发生在那些
CY22E016L自上次非易失性周期中被写入）。
在任何商店的操作，不管它是如何发起的，
该CY22E016L继续驱动HSB引脚为低电平，释放
它只有当存储完成。完成后，
STORE操作， CY22E016L仍然禁止，直到
HSB引脚为高电平。
HSB如果不使用，则悬空。
10K欧姆
硬件RECALL （上电）
在上电期间或之后的任何低功耗状态（V
CC
＆ LT ;
V
开关
） ，一个内部调出请求被锁定。当V
CC
再次超过V的检测电压
开关
，召回
会自动启动，并采取吨
HRECALL
来完成。
10K欧姆
1
28
27
26
数据保护
该CY22E016L保护数据从损坏中低
电压条件下抑制所有外部发起STORE
和写入操作。当检测到低电压状态
当V
CC
小于V
开关
。如果CY22E016L是在一个写
模式（包括CE和WE是低的）召回后开机
或商店后，写被禁止，直到负
检测CE或WE过渡。这可以防止
在上电和掉电条件下无意中写道。
噪声考虑
14
15
五金店（ HSB ）操作
该CY22E016L提供了HSB引脚用于控制和
在确认存储操作。在HSB引脚用于
请求五金店周期。当HSB引脚驱动
低， CY22E016L有条件启动STORE操作
吨后
延迟
。实际STORE周期的开始，如果在写
SRAM发生了自上次存储或调用周期。该
HSB引脚还可以作为一个开漏驱动器的内部驱动
低，表明处于忙碌状态，而STORE （由启动
任何装置）正在进行中。
SRAM的读写操作正在进行的时候
热备份驱动为低电平给出的时间内完成任何手段
启动之前的存储操作。之后HSB变为低电平，使
CY22E016L继续SRAM操作在t
延迟
。中
t
延迟
，多个SRAM读取操作发生。如果一个写
在进展时HSB被拉低，允许一个时间，
t
延迟
，即可完成。然而，任何SRAM写周期
之后HSB变为低电平要求被抑制，直至HSB回报
高。
在HSB引脚用于同步多个CY22E016L而
利用单个较大的电容器。工作在这种模式下， HSB
该CY22E016L是一种高速内存。它必须具有高
约0.1μF高频旁路电容连接
V之间
CC
和V
SS
使用线索和痕迹是短
成为可能。如同所有的高速CMOS集成电路，小心路由
电源，接地和信号降低电路噪声。
较低的平均有功功率
CMOS技术提供了CY22E016L的好处
绘制显著较少的电流，当它被循环在时间较长
超过50纳秒。
图4
显示我的关系
CC
和
读/写周期时间。最坏情况下的电流消耗
所示的CMOS和TTL电平输入（商业temper-
ATURE范围， Vcc = 5.5V ，在芯片100％占空比使能） 。只
当芯片被禁用备用电流被绘制。整体
由CY22E016L得出平均电流取决于
以下项目：
1.芯片的占空比使
2.整个周期率的访问
3的读写比
4. CMOS与TTL电平输入
5.操作温度
6， V
CC
水平
7. IO负载
第14页4
文件编号： 001-06727修订版* D
[+ ]反馈
