先进的信息
引脚说明
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
CAT521
DAC的寻址如下：
名字
V
DD
CLK
RDY / BSY
CS
DI
DO
PROG
GND
V
REF
L1
NC
NC
V
OUT
1
NC
V
REF
H1
功能
电源正极
时钟输入引脚
READY / BUSY输出
芯片选择
串行数据输入管脚
串行数据输出引脚
EEPROM编程使能
输入
电源地
最低1 DAC输出电压
无连接
无连接
DAC输出1
无连接
最大1 DAC输出电压
DAC输出
V
OUT
1
A0
0
A1
1
设备操作
该CAT521是一个8位数模转换器
器（DAC） ，其输出可被编程到的任一项
256个人的电压阶跃。一旦编程，
输出设置被保持在非易失性EEPROM
存储器和当电力从除去也不会丢失
该芯片。在上电时将DAC返回到设置
存储在EEPROM存储器。该DAC可以被写入到
和从读取期间不影响输出电压
读或写周期。的输出也可以被调整
在不改变所存储的输出设置，这是非常有用的
对于存放在之前测试新的输出设置
内存。
数字接口
该CAT521采用了标准的3线串行控制
接口包括时钟（ CLK ）的片选（ CS ）
和数据输入（ DI）的输入。对于所有操作，地址和
数据移入LSB在前。此外，所有的数字数据
前面必须有一个逻辑“1”为起始位。该DAC
地址和数据都移入的DI引脚
时钟的上升沿。当发送的多个块
信息最少两个时钟周期是必需的
发送的最后一个数据块和一个起始位之间。
多个设备可以通过共享一个公共输入数据线
选择性地激活CS控制所需的IC 。
数据输出（ DO）的也可以共享一个公用线
由于DO引脚为三态，并返回到高
阻抗不使用时。
5
芯片选择
片选（ CS）启用和禁用CAT521的
读取和写入操作。当CS为高电平时的数据可以是
读或从芯片，并在数据输出（DO ）引脚为
活跃的。载入DAC控制寄存器的数据将
一直有效，直到CS变低。将CS为逻辑
所有DAC输出的设置存储在低回报
EEPROM存储器和交换机DO其高阻抗
ANCE三态模式。
因为CS的功能，如复位CS引脚一直
脱敏与30纳秒至90纳秒的滤波电路，以防止
从造成不必要的复位和损失噪声尖峰
挥发的数据。
时钟
该CAT521的时钟控制输入和输出的两个数据流
设备和EEPROM存储器单元的编程。
串行数据移入DI引脚和出DO引脚
在时钟的上升沿。虽然这不是必需的
该时钟可以在数据传输之间运行时，时钟
必须都运行以便写入到EEPROM存储器，
即使被保存的数据可能已经
驻留在DAC控制寄存器。
没有时钟是在系统上电需要。该
CAT521内部上电复位电路的负载数据
从EEPROM到DAC ，而无需使用外部
时钟。
