飞利浦半导体
产品speci fi cation
低电压的单芯片8位微控制器
80CL31/80CL51
引脚说明
针
称号
QFP
40
41
42
43
44
1
2
3
4
5–13
DIP
1
2
3
4
5
6
7
8
9
10-17
P1.O/INT2
P1.1/lNT3
P1.2/lNT4
P1.3/INT5
P1.4/lNT6
P1.5/lNT7
P1.6/lNT8
P1.7/lNT9
RST
端口1 ：
端口1是一个具有内部上拉电阻的8位双向I / O口。 P1口有1秒写入
它们是由内部上拉和在该州拉高为输入的端口1可用于
上拉，
输入。
输出缓冲器可吸收/源4 LS TTL负载作为输入端口1引脚被外部拉低
负载。
输入，
将输出电流（I
lL
中的特征）由于内部上拉。端口1还提供了
上拉
替代功能INT2到INT9 。
INT9
功能
RESET ：
而振荡器运行复位高级别该引脚上出现两个机器周期
装置。
端口3 ：
端口3是一个具有内部上拉电阻的8位双向I / O口。端口3输出缓冲器可
汇/源4 LS TTL输入。 P3口有写信给他们1秒被拉高
内部上拉跌宕，在这种状态下，可作为输入。作为输入使用时， P3口是外部
拉低时将输出电流（I
lL
中的特征）由于内部上拉起坐。
RXD /数据：
串行端口接收数据输入（异步）或数据输入/输出（同步）
TXD /时钟：
串行口发送数据输出（异步）或时钟输出（同步）
INT0 ：
外部中断0 。
INT1 ：
外部中断1 。
T0:
定时器0外部输入。
T1:
定时器1外部输入。
WR ：
外部数据存储器写选通。
RD ：
外部数据存储器读选通。
晶振输出：
输出振荡器的反相放大器的。悬空时，外部时钟
使用。
晶振输入：
输入到振荡器的信号反相放大器;还输入为外部gen-
erated时钟源。
5
7
8
9
10
11
12
13
14
10
11
12
13
14
15
16
17
18
P3.0/RXD/data
P3.1/TXD/clock
P3.2/lNT0
P3.3/lNT1
P3.4/T0
P3.5/T1
P3.6/WR
P3.7/RD
XTAL2
15
16
18-25
19
20
21-28
XTAL1
VSS
P2.0-P2.7
晶振输入：
输入到振荡器的信号反相放大器;还输入用于从外部
生成的时钟源。
地面：
电路地电位。
端口2 ：
港口2是8位双向1/0端口内部上拉电阻。 P2口有1秒写入
它们被拉高由内部上拉，并在该状态下可以作为输入。端口2
输出缓冲器可吸收/源4 LS TTL负载。
端口2中使用1 6位访问外部存储器发出的高位地址字节AD-
连衣裙（ MOVX @ DPTR ） 。在此应用中发送1使用强大的内部上拉电阻。
期间，使用8位地址（ MOVX @Ri ）访问外部存储器，端口2发出CON组
的P2特殊功能寄存器帐篷。
26
29
PSEN
程序存储使能输出：
读选通外部程序存储器。当执行代码
从外部程序存储器， PSEN被激活两次每个机器周期。然而，在
每次访问外部数据存储器2 PSEN激活被跳过。
地址锁存使能：
输出脉冲用于访问期间锁存地址的低字节
外部存储器。 ALE以的振荡频率的1/6 ，以恒定速率，并且可以是
用于外部定时或时钟的目的。
外部访问：
当EA保持高CPU执行了内部程序存储器（非
少程序计数器超过0FFFH ） 。控股EA LOW迫使出了执行的CPU
外部存储器不管程序计数器的值。
端口0 ：
P0口是一个8位漏极开路双向I / O口。作为一个开漏输出端口，它可吸收8
LS TTL负载。 P0口有写信给他们漂浮1S，并在该状态将作为高
阻抗输入。端口0也是多路复用的低位地址和数据总线的访问过程中
外部存储器。在这种应用中，它使用强大的内部上拉电阻产生逻辑1时。
电源。
27
30
ALE
29
31
EA
30-37
32-39
P0.0-P00.7
38
40
V
DD
1995年1月
4
