飞利浦半导体
产品数据
80C51的8位微控制器系列
16 KB OTP / ROM ， 512B
内存，低电压（ 2.7 5.5V） ，低功耗，高速（ 30/33
兆赫），两个400KB我
2
I2C接口
P8xC660X2/661X2
引脚说明
助记符
V
SS1
V
SS2
V
SS3
V
CC
P0.0–0.7
2
引脚数
PLCC
22
34
12
44
43–36
LQFP
16
28
6
38
37–30
I
I
I
I
I / O
地面：
0V参考。
地面：
额外的接地引脚（可悬空） 。
地面：
额外的接地引脚（可悬空） 。
电源：
这是在电源电压为正常，空闲和掉电
操作。
端口0 ：
端口0是一个开漏双向I / O口。 P0口具有1秒
写入到其中的浮动，可以用作高阻抗输入。端口0也是
在外部程序访问多路复用的低位地址和数据总线
和数据存储器。在这种应用中，它使用强大的内部上拉发送1 。
端口1 ：
P1口是所有引脚内部上拉电阻的8位双向I / O口。
P1口有写信给他们1秒被内部上拉电阻拉高
可以被用作输入。作为输入，端口1引脚是外部拉低时将
因为内部上拉电阻的电流。 （见DC电气特性：
I
IL
).
备用功能P8xC660X2 / 661X2端口1包括：
T2 （ P1.0 ） ：
定时器/计数器2的外部计数输入/时钟输出（见可编程
时钟输出）
T2EX （ P1.1 ） ：
定时器/计数器2重载/捕获/方向控制
ECI （ P1.2 ） ：
外部时钟输入到PCA
CEX0 （ P1.3 ） ：
捕捉/比较外部I / O PCA模块0
CEX1 （ P1.4 ） ：
捕捉/比较外部I / O PCA模块1
CEX2 （ P1.5 ） ：
捕捉/比较外部I / O PCA模块2
SCL （ P1.6 ） ：
I
2
C总线时钟线（漏极开路）
SCL （ P1.7 ） ：
I
2
C总线数据线（漏极开路）
端口2 ：
端口2是一个具有内部上拉电阻的8位双向I / O口。端口2引脚
曾写信给他们1秒被拉高由内部上拉电阻，可用于
作为输入。作为输入，端口2引脚被外部拉低时会输出
目前由于内部上拉的。 （见DC电气特性：我
IL
).
端口2在从外部程序取发出的高位地址字节
存储器，并在使用16位地址的外部数据存储器的访问
（ MOVX @ DPTR ） 。在这种应用中，它发射时使用强大的内部上拉
1秒。在使用8位地址（ MOV @Ri ）外部数据存储器的访问，
端口2发出的P2特殊功能寄存器的内容。
端口3 ：
端口3是一个具有内部上拉电阻的8位双向I / O口。端口3引脚
曾写信给他们1秒被拉高由内部上拉电阻，可用于
作为输入。作为输入，端口3引脚被外部拉低时会输出
目前由于上拉的。 （见DC电气特性：我
IL
） 。端口3也
提供的特殊功能P8xC660X2 / 661X2的，如下所示：
RXD（ P3.0 ） ：
串行输入端口
的TxD （ P3.1 ） ：
串行输出端口
INT0 （ P3.2 ） ：
外部中断0
INT1 （ P3.3 ） ：
外部中断1
CEX3 / T0 （ P3.4 ） ：
定时器0外部输入;捕捉/比较外部I / O为PCA
模块3
CEX4 / T1 （ P3.5 ） ：
定时器1外部输入;捕捉/比较外部I / O为PCA
模块4
WR （ P3.6 ） ：
外部数据存储器写选通
RD （ P3.7 ） ：
外部数据存储器读选通
RESET ：
在这个引脚上的两个机器周期振荡器运行时，
重置设备。一个内部电阻到V
SS
允许仅使用一个上电复位
一个外部电容V
CC
.
第二个我
2
C总线时钟线（漏极开路） （ P8xC661X2 ）
第二个我
2
C总线数据线（漏极开路） （ P8xC661X2 ）
TYPE
名称和功能
P1.0–P1.7
2
2–9
40–44,
1–3
I / O
2
3
4
5
6
7
8
9
P2.0–P2.7
2
24–31
40
41
42
43
44
1
2
3
18–25
I / O
I
I
I / O
I / O
I / O
I / O
I / O
I / O
P3.0–P3.7
2
11,
13–19
5, 7–13
I / O
11
13
14
15
16
17
18
19
RST
2
10
5
7
8
9
10
11
12
13
4
I
O
I
I
I
I
O
O
I
SCL1
SDA1
23
1
17
39
I / O
I / O
2003 10月2日
7
