D
R
A
FT
D
R
A
FT
恩智浦半导体
PCF8534A
FT
FT
D
D
R
R
A
A
A
FT
FT
FT
D
D
D
R
R
R
A
A
FT
FT
D
D
D
R
A
D
R
A
D
R
A
FT
低复用率的通用LCD驱动器
A
在1： 2多极驱动模式BP0和BP2 ， BP1和BP3分别传送
R
相同的信号，并且也可以成对以增加驱动能力。
它们可以并联连接用于非常高的驱动要求。
在静态驱动方式相同的信号由四个背极输出和
D
R
A
FT
D
D
R
D
R
A
FT
D
R
FT
D
R
A
R
A
FT
D
R
A
A
FT
F
R
A
FT
D
7.10显示RAM
显示RAM是一个静态60
×
4位的RAM存储LCD数据。在RAM中的逻辑1
位图表示相应的LCD区段的导通状态;类似地，一个逻辑0
表示断开状态。有在RAM之间的一对一的对应关系
地址和段的输出之间，并且以RAM字的各个位与
背板输出。第一RAM的列对应于操作的60段
相对于背板BP0 （见
图10）。
在复用的LCD应用
显示RAM的第二，第三和第四列的数据段是
时间复用分别BP1，BP2和BP3 。
FT
D
R
A
当显示数据被发送到PCF8534A显示字节接收存储
在根据所选的LCD驱动模式下的显示RAM中。的数据被存储为
到达并为确认周期不等待与命令。根据
在当前的MUX模式数据存储单独，成对，三胞胎或四胞胎。例如在
1：2 MUX模式的RAM中的数据存储的每个第二比特。为了说明的填充顺序，一个
例的7段数字显示器显示所有驱动模式中给出
图11 ;
所描绘的RAM填充组织同样适用于其他类型的LCD 。参照
to
图11中的
在静态驱动方式的八个传输的数据比特被放置在比特0
8连续显示RAM地址。在该1：2复用驱动方式的八个
传输的数据比特被放置在0和1位的四个连续的显示RAM地址。
在1：3复用驱动方式，这些位被放置在0位， 1和2的三个连续的
地址，与所述第三地址的第2位保持不变。这最后一个比特可以在必要时，
由一个附加的传送到该地址，但小心加以控制，应注意避免
压倒一切的相邻数据，因为全字节总是发送。在1:4多路复用
驱动模式的八个传输的数据比特被放置在0位，1，2和3两
连续的显示RAM地址。
表6 。
LCD帧频率
标称帧频率（Hz）
64
帧频率
f
CLK
----------
-
24
PCF8534A_0
NXP B.V. 2008保留所有权利。
产品数据表
启示录00.90 - 2008年2月4日
16 41
