P L I M I N A R
数据到并行端口的数据总线，如图
图5中。
表24.并行端口EPP模式引脚定义
正常
模式
STRB
374八D触发器
SD7–SD0
D
Q
并口
数据总线
EPP
模式
写
描述
EPP写信号。该信号是
在写入驱动的主动
在EPP数据或地址寄存器
之三。
EPP数据选通。该信号是
在驱动的主动读取或
写入EPP数据寄存器。
EPP地址选通。这显
在最终被驱动为有效
读取或写入到AD- EPP
礼服寄存器。
EPP中断。这个信号是一个
所使用的EPP器件的输入
以请求服务。
EPP等待。这个信号被用来
增加等待状态，以目前的
周期。它类似于在ISA IO-
CHRDY信号。
AFDT
DSTRB
PPDWE
CLK
OE
SLCTIN
ASTRB
确认
INTR
图5中。
lanSC310微控制器
单向并口数据总线
履行
当lanSC310单片机的并行端口
构造成用于双向模式的操作中，
PPDWE引脚通过固件充当重新配置
并行端口数据寄存器地址译码
（ PPDCS ） 。从lanSC310 MI-输出PPOEN
crocontroller通过并行端口控制系统控制。
寄存器的位5，然后此信号用于控制
外部并行端口数据锁存器输出使能。通过
设置此位，并行端口数据锁存器被禁用，
然后数据可以由外部杆被转移
并行端口设备插入lanSC310微控制器
通过外部244型缓冲。一个典型的双向
tional并行端口数据总线实现图示
图6第53页。
如果VCC5电源引脚都连接到一个5 V电源
供应，那么并行端口的控制信号将
由5- V输出驱动，并可以直接连接到
并行端口连接器。如果VCC5被连接到
3.3 V ，并行端口控制信号应该是反
迟来5 V.
该lanSC310 CPU还支持增强型并行
端口（EPP ）模式。在EPP模式引脚定义
表24中。
忙
等待
在正常模式下，在表24所示的函数的输出
和灰为集电极开路或漏极开路输出。在EPP
模式下，这些输出必须作为标准CMOS
被驱动的高和低输出。图6示出了
应该用于支持EPP模式的设计。
52
ELAN SC310单片机数据表
