5
TTL
MODE_DV = LOW
1
BLL
0
TO_NODE[1]
EQU
DV
TTL
FM_NODE[0]_DV
1
TTL
SERDES
FM_NODE[1]
BYPASS[1]–
硬盘
0
CPLL
CDR
BLL
TTL
REFCLK
TO_NODE[0]
EQU
FM_NODE [0] = FM_LOOP
0
1
图4.接线图多个HDMP - 0422s 。
TTL
TTL
旁路[0] - =高（ FLOAT）
MODE_DV = LOW
1
0
BLL
TO_NODE [1] = TO_LOOP
DV
EQU
TTL
FM_NODE[0]_DV
FM_NODE[1]
1
0
TTL
CPLL
旁路[1] - =高（ FLOAT）
CDR
BLL
TTL
REFCLK
TO_NODE[0]
EQU
SERDES
FM_NODE[0]
0
1
BYPASS[0]–
TTL
硬盘
