QL82SD器件数据手册版本C
还有QuickSD装置内36 RAM块，共计82.9千位的RAM。运用
2 "mode"引脚，设计人员可以配置每个模块为128 ×18 （模式0 ） ， 256 ×9
（模式1） ， 512 ×4 （模式2） ，或1024× 2块（模式3 ） 。该模块也很方便
级联，以增加其有效宽度和/或深度。看
图47
级联RAM
模块。
WDATA
WADDR
内存
模块
（ 2304位）
RDATA
RADDR
内存
模块
WDATA
（ 2304位）
RDATA
图47 ：层叠式内存模块
该内存模块是双端口，具有完全独立的读写端口和
独立的读写时钟。读取端支持异步和同步
操作，而写端口支持同步操作。每个端口都有18个数据
线和10根地址线，允许多达18位字长及高达地址空间
到1024字。根据所选择的模式，然而，一些高位数据或
地址线可以不使用。
写使能（WE ）线充当时钟使能同步写操作。
的读使能（RE）充当时钟使同步读操作（ ASYNCRD
输入低） ，或者作为一个流通启用异步读取操作（ ASYNCRD输入
HIGH ） 。
设计人员可以级联多个内存模块，以增加深度或宽度在允许
单模块通过连接相应的地址线一起，分词
模块之间。
类似的技术可用于创建深度大于512个字。在这种情况下地址
比第九位更高的信号编码到写使能（ WE）输入WRITE
操作。读出的数据输出复用在一起使用编码更高的读取
地址位多路转换器选择信号。
在RAM模块中可以装入内部生成的数据（通常为RAM或FIFO的
函数）。在RAM达到了最低速度等级的器件155 MHz的性能
使用多块时，级联在一起。
记忆的多重访问
极快的RAM可以在需要多个存储器存取的设计中使用。该
RAM达到了最快的速度等级和155 MHz的280 MHz的性能
对于使用多块时的最低速度等级的器件性能级联
在一起。通过数据的写入，也可以与QuickLogic的RAM 。
2002 QuickLogic公司
初步
www.quicklogic.com
37
