2.17接线
表2.2 - 销上市
适用于所有设备
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
功能
MOSI
MISO
SCK
/ RST
VDD
VSS
XT2
XT1
Rx
Tx
WS
SMP
Y3A
Y2A
Y1A
Y0A
VDD
VSS
X0
X1
X2
X3
X4
X5
X6
X7
VDD
VSS
VDD
Y0B
Y1B
Y2B
Y3B
Y4A
Y4B
Y5A
Y5B
VDD
VSS
LED
DRDY
VREF
S_SYNC
/SS
I / O
I / O
O
I / O
I
P
P
O
I
I
O
I
I / O
I
I
I
I
P
P
O
O
O
O
O
O
O
O
P
P
P
I
I
I
I
I
I
I
I
P
P
O
O
I
O
I
评论
SPI数据输入
SPI数据输出
SPI时钟输入
重设低;
内部有30K 60K的上拉
电源， + 5V
供应地
16 MHz的三端谐振器
UART接收数据输入
UART传输数据;
内部有20K 50K的上拉
唤醒从睡眠输入和/或同步输入
示例输出。此外 - 在之前被迫高
复位，诱使“出厂默认值”为所有设置。
Y线连接
Y线连接
Y线连接
Y线连接
电源， + 5V
供应地
X矩阵驱动线
X矩阵驱动线
X矩阵驱动线
X矩阵驱动线
X矩阵驱动线
X矩阵驱动线
X矩阵驱动线
X矩阵驱动线
电源， + 5V
供应地
电源， + 5V
Y线连接
Y线连接
Y线连接
Y线连接
Y线连接
Y线连接
Y线连接
Y线连接
电源， + 5V
供应地
状态输出/ LED显示驱动器
1 =通讯科准备;
内部有20K 50K的上拉
通过外部分压器标称0.05V +/- 10 ％
适用范围同步：同步测试信号
SPI从机选择;
内部有20K 50K的上拉
如果不使用，连接到..
悬空
悬空
悬空
VDD
-
-
悬空
-
VDD
悬空
VDD
-
悬空
悬空
悬空
悬空
-
-
悬空
悬空
悬空
悬空
悬空
悬空
悬空
悬空
-
-
-
悬空
悬空
悬空
悬空
悬空
悬空
-
-
悬空
-
-
悬空
悬空
lQ
9
QT60486 -AS R8.01 / 0105
