位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第897页 > EVAL-ADAU1702EB > EVAL-ADAU1702EB PDF资料 > EVAL-ADAU1702EB PDF资料1第7页
ADAU1702
数字时序图
t
BIH
BCLK_IN
t
立
t
BIL
t
LIS
LRCLK_IN
SDATA_INx
左对齐
模式
t
SIS
最高位
MSB–1
t
SIH
t
SIS
最高位
SDATA_INx
I
2
S模式
t
SIH
SDATA_INx
右对齐
模式
8位时钟
（ 24位数据）
12位时钟
（20位数据）
14位时钟
（18位数据）
16位时钟
（ 16位数据）
05798-026
t
SIS
最高位
t
SIS
最低位
t
SIH
t
SIH
图2.串行输入端口时序
t
BIH
BCLK_OUTX
t
LCH
t
TS
t
BIL
t
LOS
LRCLK_OUTX
SDATA_OUTx
左对齐
模式
t
草皮
t
SODM
最高位
MSB–1
SDATA_OUTx
I
2
S模式
t
草皮
t
SODM
最高位
SDATA_OUTx
右对齐
模式
8位时钟
（ 24位数据）
12位时钟
（20位数据）
14位时钟
（18位数据）
16位时钟
（ 16位数据）
t
草皮
t
SODM
最高位
最低位
图3.串行输出端口时序
第0版|第52 7
05798-027
