CY7C1516V18
CY7C1527V18
CY7C1518V18
CY7C1520V18
功能概述
该CY7C1516V18 ， CY7C1527V18 ， CY7C1518V18和
CY7C1520V18是同步流水线突发SRAM的
配备有DDR接口。
访问是在正输入的上升沿启动
时钟（ K） 。所有的同步输入定时是从参考
的输入时钟（K和K）和所有输出的定时的上升沿
为参考的输出时钟的上升沿（C / C或
K / K的单时钟模式下） 。
所有同步数据输入（D
[x:0]
）通过输入
由输入时钟的上升沿控制寄存器（K
和K） 。所有同步数据输出（Q
[x:0]
）通过
由输出的上升沿控制的输出寄存器
时钟（C / C或K / K在单时钟模式下） 。
所有的同步控制（ R / W ， LD ， BWS
[0:X]
）输入通
通过的上升沿控制的输入寄存器
输入时钟（K） 。
CY7C1518V18在下面的章节中描述。该
相同的基本描述适用于CY7C1516V18 ，
CY7C1527V18和CY7C1520V18 。
读操作
该CY7C1518V18内部组织为一个单一的阵列
4M X 18的访问都是突发的两个连续完成
18位数据字。读操作是通过发出启动
R / W HIGH和LOW LD在正输入端的上升沿
时钟（ K） 。提交地址输入地址存储
在读取地址寄存器和所述的至少显著位
地址被提供给该数据串计数器。突发计数器
递增以线性方式的地址。继下一个
一个K时钟从该升起的数据的对应的18位字
地址位置被写入到Q
[17:0]
使用C作为输出
时序参考。 C上的下一个随后的上升沿
从由生成的地址位置的18位数据字
突发计数器被写入到Q
[17:0]
。所请求的数据会
是有效的0.45 ns从输出时钟的上升沿（C或
C， K和K在单时钟模式下， 200兆赫， 250兆赫
300 - MHz器件） 。为了保持内部逻辑，
每个读取访问必须被允许完成。读
存取，可以在正的每个上升沿启动
输入时钟（K） 。
读访问时没有选中，则CY7C1518V18会先
完成挂起的读事务。内部同步
电路会自动三态下的输出
正输出时钟（C ）的下一个上升沿。这将允许
用于设备之间的无缝转换，而不
在深度扩展内存插入等待状态。
写操作
写操作是通过发出R / W低和LD开始
低的正向输入时钟（ K）的上升沿。该
呈现给地址输入端的地址被存储在写
地址寄存器和地址的至少显著位
呈现给串计数器。突发计数器递增
该地址以线性方式。在接下来的K时钟上升沿
向D中的数据
[17:0]
被锁存并存储到
18位的写入数据寄存器提供BWS
[1:0]
都断言
活跃的。上的负输入端的后续的上升沿
时钟（ K）提交到D的信息
[17:0]
也被存储
到写数据寄存器提供BWS
[1:0]
都
持有效的。的36位数据被写入到
在指定的位置的存储器阵列。写访问可以
在正向输入时钟（ K）的每个上升沿。
这样做将管道中的数据流，使得18位数据
可以被转移到装置上的每个上升沿
输入时钟（K和K ） 。
当写访问被取消，该设备将忽略所有
挂起的写操作后，输入已
完成。
写字节操作
字节写操作都是由CY7C1518V18支持。一
如在写入操作中所述被启动的写入操作
部分上方。该写入是通过所确定的字节
BWS
0
和BWS
1
被采样与每个组的18位的
数据字。主张相应的字节写选择输入
写入的数据部分期间将允许该数据被
呈现给被锁存并写入到器件中。
数据部分中拉高字节写选择输入
一个写允许的存储在设备中该字节中的数据
向保持不变。此功能可用于简化
读/修改/写操作字节写操作。
单时钟模式
该CY7C1518V18可以与单个时钟被使用
同时控制输入和输出寄存器。在这种模式下
设备只能识别单一的对输入时钟（K和
K）用于控制输入和输出寄存器。这
操作是相同的操作，如果该装置在零
金蝶K / K和C / C时钟之间的偏斜。所有时序参数
保持在该模式是相同的。使用这种操作方式，
用户必须配合C和C高在上电。这个功能是
表带的选择和设备运行过程中不可改变。
DDR操作
该CY7C1518V18实现高性能运算
通过高时钟频率（通过流水线来实现）
和双倍数据速率的操作模式。该CY7C1518V18
需要一个单一的空操作（NOP）周期转换时
从读至写周期。在较高频率下，一些
应用程序可能需要一个第二NOP周期，以避免
争。
如果在写入周期结束后出现读取，地址和数据
写存储在寄存器中。写信息必须
因为存储在SRAM不能执行的最后一个字写
以不与读取相冲突的阵列。数据保持
该寄存器中，直到下一个写周期发生。在第一
在READ （S ）后写周期中，存储从以前的数据
写操作将被写入到SRAM阵列。这就是所谓的
发布时间写。
如果读的是相同的地址进行在其上写
在前面的循环中进行，所述的SRAM中读出
最新的数据。该SRAM绕过这是否
存储器阵列和读出从寄存器中的数据。
深度扩展
深度扩展需要复制的LD控制信号
每家银行。所有其它的控制信号之间可以共同
银行为合适。
文件编号： 38-05563牧师* D
第8页28
[+ ]反馈
