位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第904页 > CY7C1520JV18 > CY7C1520JV18 PDF资料 > CY7C1520JV18 PDF资料1第8页
CY7C1516JV18 ， CY7C1527JV18
CY7C1518JV18 ， CY7C1520JV18
功能概述
该CY7C1516JV18 ， CY7C1527JV18 ， CY7C1518JV18和
CY7C1520JV18是同步流水线突发SRAM的
配备有DDR接口，其操作与读
一个半周期的延迟，当DOFF引脚连接到高电平。
当DOFF引脚设置为低电平或连接到V
SS
设备
会以DDR - I模式用的一个时钟周期的读延迟。
访问是在正输入的上升沿启动
时钟（ K） 。所有的同步输入定时是从参考
的输入时钟（K和K）和所有输出的时序的上升沿是
参考的输出时钟的上升沿（C / C或K / K的
在单时钟模式下） 。
所有同步数据输入（D
[x:0]
）通过输入寄存器
由输入时钟（K和K）的上升沿控制。所有
同步数据输出（Q
[x:0]
）通过输出寄存器
由器的输出时钟的上升沿（C / C或K / K的控制
在单时钟模式下） 。
所有的同步控制（ R / W ， LD ， BWS
[0:X]
）输入通过
输入寄存器的输入时钟（K）的上升沿来控制。
CY7C1518JV18在下面的章节中描述。相同
基本描述适用于CY7C1516JV18 ， CY7C1527JV18 ，
和CY7C1520JV18 。
读操作
该CY7C1518JV18内部组织为一个单一的阵列
4M X 18的访问都是突发的2个连续的18位完成
数据字。读取操作是通过发出R / W启动
高电平和低电平的LD在正向输入时钟的上升沿
（K）。呈现给地址输入端的地址被存储在
读地址寄存器和地址的最低显著位
被呈现给串计数器。突发计数器递增
该地址以线性方式。下面接下来的K时钟上升沿，
数据从该地址位置的相应的18位字
被写入到Q
[17:0]
使用C作为输出定时基准。
对C的后续的上升沿在接下来的18位数据字
从由脉冲串计数器产生的地址是
到Q
[17:0]
。所请求的数据是有效的0.45 ns
在输出时钟的上升沿（ C或C ， K和K在时
单个时钟模式， 200兆赫， 250兆赫和300兆赫设备）。对
保持内部逻辑，每个读取访问必须被允许
完整的。读访问可以在每个上升沿启动
的正输入时钟（K） 。
读访问时没有选中，则CY7C1518JV18第一
完成挂起的读数据。内部同步
电路自动三态之后的下一个输出
正输出时钟（C）的上升沿。这使得一
无需等待状态的插入设备之间的过渡
深度扩展内存。
写操作
写操作是通过发出R / W低和LD开始
低的正向输入时钟（ K）的上升沿。该
呈现给地址输入端的地址被存储在写
地址寄存器和地址的至少显著位
呈现给串计数器。突发计数器递增
处理以线性方式。在接下来的K时钟上升沿，数据
提交到D
[17:0]
被锁存并存储到18位的写入
数据寄存器，提供BWS
[1:0]
都置为有效。对
负输入时钟的后续的上升沿（K）的Infor公司
息呈现到D
[17:0]
也被存储到写数据
注册，提供BWS
[1:0]
都置为有效。 36位
的数据以指定的再写入到存储器阵列
位置。写访问可以在每个上升沿启动
正输入时钟（K） 。否则，管道中的数据流，例如
该18比特的数据可以被转移到装置上的每个
输入时钟（ K和K）的上升沿。
当写访问被取消，该设备将忽略所有
挂起的写操作后，输入已经完成。
写字节操作
字节写操作是由CY7C1518JV18支撑。一
如在所描述的被启动的写入操作
写操作
部分。这是写由BWS确定的字节
0
和
BWS
1
，其中被采样与每个组的18位的数据字。
的数据部分中断言字节写选择输入
写锁存器所呈现的数据，并将其写入到
装置。该数据时拉高字节写选择输入
写的部分能够存储在设备中用于该数据
字节保持不变。此功能可用于简化
读取，修改，或写操作字节写操作。
单时钟模式
该CY7C1518JV18可以与单个时钟被使用
同时控制输入和输出寄存器。在这种模式下，
设备只能识别单一双输入时钟（K和K ）的
同时控制输入和输出寄存器。这个操作是
相同，如果该设备具有在零歪斜的动作
金蝶K / K和C / C时钟。所有时序参数保持不变
在这种模式下。使用这种操作模式下，用户必须配合
和C高的电源。此函数是一个带选项和不
设备运行过程中可改变的。
DDR操作
该CY7C1518JV18实现高性能运算
通过高时钟频率（通过流水线来实现），并
操作DDR模式。该CY7C1518JV18需要一个单一的
从读至写过渡期间无操作（NOP）周期
周期。在较高频率下，某些应用可能要求
第二个NOP周期，以避免冲突。
如果后一个写周期发生读取，处理，并在写数据
被存储在寄存器中。写信息必须被存储
由于SRAM不能执行的最后一个字写
阵列，而不与读冲突。数据停留在此
注册，直到下一个写周期发生。在第一个写周期
读出（多个）之后，从早期的写所存储的数据被写入
入SRAM阵列。这就是所谓的写操作。
如果读取的是同一个地址执行的，它的写入是
在前面的循环中执行，对SRAM中读出最
当前数据。该SRAM绕过内存确实这
阵列和读出从寄存器中的数据。
第8页26
文件编号： 001-12559修订版* C
[+ ]反馈
