CY7C1480BV25
CY7C1482BV25 ， CY7C1486BV25
72兆位（ 2M ×36 / 4M ×18 / 1M X 72 ）
流水线同步SRAM
特点
■
■
■
■
■
■
功能说明
该
CY7C1480BV25/CY7C1482BV25/CY7C1486BV25
[1]
SRAM集成2M ×36 / 4M ×18 / 1M × 72的SRAM单元与
高级同步外围电路和一个2位计数器
内部突发操作。所有的同步输入端通过门控
由一个正沿触发时钟输入控制寄存器
（CLK） 。同步输入包括所有地址，所有的数据
输入地址流水线芯片使能（ CE
1
） ，深度拓展
芯片启用（ CE
2
和CE
3
） ，突发控制输入（ ADSC ，
ADSP和ADV ） ，写入启用（ BW
X
和BWE ）和全球
写（ GW ） 。异步输入包括输出使能
（ OE ）和ZZ引脚。
地址和芯片使注册在上升沿
时钟时，无论是地址选通处理器（ ADSP ）或地址
频闪控制器（ ADSC ）被激活。随后一阵地址
可以在内部产生了提前引脚控制
（ ADV ） 。
地址，数据输入，并写入控制记录片
启动自定时写周期。这部分支持字节写
行动（见
7页的“引脚定义”
和
“真值表”上
第10页
对于进一步的细节） 。写周期可以是一到两个或四个
宽字节，通过字节写控制输入的控制。当
它是低电平有效， GW写入所有字节。
支持总线运行在高达250MHz的
可用速度等级是250 ， 200 ，和167 MHz的
注册的输入和输出的流水线操作
2.5V内核电源
2.5V IO操作
快时钟到输出时间
3.0纳秒（ 250 MHz器件）
提供高性能3-1-1-1接入速率
用户可选的突发计数器支持
交错式或线性突发序列
英特尔
奔腾
■
■
■
■
■
■
■
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
单周期芯片取消
CY7C1480BV25 ， CY7C1482BV25可用
JEDEC标准的无铅100引脚TQFP无铅和
非无铅165球FBGA封装。 CY7C1486BV25
在无铅和无无铅209球FBGA封装
IEEE 1149.1 JTAG兼容的边界扫描
“ ZZ ”睡眠模式选项
■
■
选购指南
描述
最大访问时间
最大工作电流
最大的CMOS待机电流
250兆赫
3.0
450
120
200兆赫
3.0
450
120
167兆赫
3.4
400
120
单位
ns
mA
mA
记
1.为了达到最佳做法的建议，请参阅赛普拉斯应用笔记
AN1064 ， SRAM系统的指导。
赛普拉斯半导体公司
文件编号： 001-15143修订版* D
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2008年2月29日
[+ ]反馈
