位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第616页 > CY7C1411JV18 > CY7C1411JV18 PDF资料 > CY7C1411JV18 PDF资料1第13页
CY7C1411JV18 ， CY7C1426JV18
CY7C1413JV18 ， CY7C1415JV18
IDCODE
IDCODE指令加载一个特定厂商的32位代码转换成
指令寄存器。它还会将指令寄存器
之间的TDI和TDO引脚和转移的IDCODE出来的
设备时， TAP控制器进入Shift-DR状态。该
IDCODE指令被装入的指令寄存器
功率时，或每当TAP控制器被赋予一个
测试逻辑复位状态。
SAMPLE Z
在SAMPLE Z指令边界扫描寄存器
之间的TDI和TDO引脚时， TAP控制器处于
Shift-DR状态。 SAMPLE Z指令会将输出总线
成高阻抗状态，直到下一个命令是在给定的
更新IR状态。
采样/预
SAMPLE / PRELOAD是1149.1强制性指令。当
在SAMPLE / PRELOAD指令加载到
指令寄存器和TAP控制器处于Capture -DR
状态时，在输入和输出管脚的数据的快照被捕获
在边界扫描寄存器。
用户必须意识到， TAP控制器时钟只能
工作在频率高达20 MHz ，而SRAM时钟
经营超过幅度快一个数量级。因为有
是在时钟的频率差大，则可能是
在Capture-DR状态，输入或输出经历
过渡。然后在TAP可以尝试捕捉，而在一个信号
过渡（稳态） 。这不会损害设备，但
但不保证为所捕获的值。
可重复的结果可能是不可能的。
为了保证边界扫描寄存器捕获
的信号的正确值， SRAM的信号必须稳定
足够长的时间，以满足TAP控制器的捕获建立加持
时间（T
CS
和T
CH
） 。 SRAM的时钟输入可能不会被捕获
正确如果没有办法在一个设计停止（或慢）的时钟
在一个SAMPLE / PRELOAD指令。如果这是一个问题，它是
仍可以捕获所有其他信号，只要忽略的
在CK的价值和CK的边界扫描寄存器捕获。
后的数据被捕获，所以可以通过移出数据
把TAP进入Shift-DR状态。这个地方的边界
扫描TDI和TDO引脚之间注册。
PRELOAD放置一个初始数据模式的并行锁存
边界扫描寄存器单元的选择之前输出
另一个边界扫描测试操作。
数据为样本和预紧阶段换档可
在需要时，也就是，当数据同时发生
捕获移出，预装的数据可以移入。
绕行
当BYPASS指令，在指令寄存器加载
和TAP置于Shift-DR状态，旁路寄存器
放置在TDI和TDO引脚之间。的优点
BYPASS指令，可以缩短边界扫描路径
当多个设备上的电路板连接在一起。
EXTEST
EXTEST指令预加载的数据通过
系统输出引脚。该指令还连接
边界扫描寄存器TDI和之间的串行访问
TDO在Shift- DR控制器状态。
EXTEST输出总线三态
IEEE标准1149.1任务的TAP控制器能够
把输出的总线进入三态模式。
边界扫描寄存器位于位＃ 108特殊的一点。
当此扫描单元，称为“外测试输出总线三态”，是
在更新-DR状态被锁存到预加载寄存器
TAP控制器，它直接控制输出的状态
（Q总线）引脚，当EXTEST输入作为当前
指令。当高电平时，它允许输出缓冲器以驱动
输出总线。低电平时，此位会将输出总线成
高阻状态。
这一点可以通过输入SAMPLE / PRELOAD设置或
EXTEST命令，然后转移所需的位到该单元格，
在Shift-DR状态。在更新-DR ，值加载
到该移位寄存器单元锁存到预置寄存器。当
EXTEST指令输入，此位直接控制
输出Q总线引脚。注意，该位是预先设定的高，以使
当设备加电时，并且还当TAP输出
控制器处于测试逻辑复位状态。
版权所有
这些指令不落实，但可以留作
将来使用。不要使用这些指令。
文件编号： 001-12557修订版* B
第13页共26
[+ ]反馈
