CY7C1366B
CY7C1367B
CY7C1366B引脚定义
名字
A
0
, A
1
, A
TQFP
37,36,32,33
,34,35,43,4
4,45,46,47,
48,49,50,81
,82,99,100
BGA
（ 2芯片
启用）
FBGA
I / O
输入 -
同步
描述
用地址输入选择256K之一
地址位置。
取样的上升沿
CLK如果ADSP ADSC或低电平有效，和CE
1
，CE
2
,
和CE
3 [2]
采样活跃。 A 1： A 0被馈送到
2位的计数器。
字节写选择输入，低电平有效。
有资格
BWE进行字节写入到SRAM中。采样
CLK的上升沿。
全局写使能输入，低电平有效。
当
置低电平在CLK的上升沿，一个全局写
进行（所有字节写入，不管
在BW值
X
和BWE ） 。
字节写使能输入，低电平有效。
采样的
上升CLK的边缘。此信号必须被拉低
进行字节写操作。
时钟输入。
用于捕获所有的同步输入，
该设备。还用于增加突发计数器
在ADV为低电平时，一阵操作过程中。
芯片使能1输入，低电平有效。
采样的
上升CLK的边缘。使用与CE联
2
和
CE
3[2]
选择/取消选择该设备。如果ADSP被忽略
CE
1
为高。
芯片使能2输入，高电平有效。
采样的
上升CLK的边缘。使用与CE联
1
和
CE
3[2]
选择/取消选择该设备。
R6,P6,A2,
P4,N4,A2,
C2， R2,3A ，A10 ，B2， B10，
B3，C3 ，T3， P3，P4， P8 ，P9，
T 4 ， A5，B5 ， P10，P11 ，R3
C 5 ，T 5 ，A 6， R 4 ，R 8 ，R 9 ，
R10,R11
B6,C6,R6
BW
A,
BW
B
BW
C,
BW
D
GW
93,94,95,96 L5 ，G5 G3 ，B5，A5 ，A4，B4
L3
88
H4
B7
输入 -
同步
输入 -
同步
BWE
CLK
87
M4
A7
输入 -
同步
输入 -
时钟
输入 -
同步
89
K4
B6
CE
1
98
E4
A3
CE
2
97
B2
B3
输入 -
同步
输入 -
同步
CE
3[2]
92
-
A6
OE
86
F4
B8
芯片使能3输入，低电平有效。
采样的
上升CLK的边缘。使用与CE联
1
和
CE
2
选择/取消连接的device.Not
BGA 。凡引用，CE
3[2]
假定活跃
本文档中的BGA 。
输入 -
输出使能，异步输入，低电平有效。
异步控制的I / O引脚的方向。当低时，
I / O引脚用作输出。当拉高高，
DQ引脚三态，并作为输入数据引脚。 OE
在一个读周期时的第一时钟被屏蔽
刚刚脱离取消选中状态。
输入 -
同步
输入 -
同步
超前输入信号，采样的上升沿
CLK ，低电平有效。
当自动断言，它
加在一个脉冲串周期的地址。
地址选通的处理器，采样到
CLK的上升沿，低电平有效。
当置为低电平，
提供给该装置地址被捕获在
地址寄存器。 A1 ： A0也加载到爆
计数器。当ADSP和ADSC都断言，只有
ADSP是公认的。 ASDP被忽略时， CE
1
is
拉高高。
地址选通脉冲从控制器，采样到
CLK的上升沿，低电平有效。
当置为低电平，
提供给该装置地址被捕获在
地址寄存器。 A1 ： A0也加载到爆
计数器。当ADSP和ADSC都断言，只有
ADSP是公认的。
ADV
83
G4
A9
ADSP
84
A4
B9
ADSC
85
B4
A8
输入 -
同步
文件编号： 38-05096牧师* B
第32 6
