位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1527页 > CY7C1361C-117AJXC > CY7C1361C-117AJXC PDF资料 > CY7C1361C-117AJXC PDF资料1第7页
初步
引脚德网络nitions
名字
A
0
, A
1
, A
BW
A
， BW
B
BW
C
， BW
D
GW
CLK
CE
1
CE
2
I / O
输入 -
同步
输入 -
同步
输入 -
同步
输入 -
时钟
输入 -
同步
输入 -
同步
输入 -
同步
输入 -
异步
描述
CY7C1361C
CY7C1363C
用于选择的地址位置中的一个地址输入。
取样在上升
在CLK的边缘，如果ADSP ADSC或低电平有效，和CE
1
，CE
2
和CE
3[2]
采样
活跃的。一
[1:0]
喂2位计数器。
字节写选择输入，低电平有效。
合格与BWE进行字节写入到
SRAM 。采样在CLK的上升沿。
全局写使能输入，低电平有效。
当在CLK ，一个上升沿置位低
全局写进行（所有字节写入，无论价值的BW
X
和BWE ） 。
时钟输入。
用于捕获所有的同步输入到设备中。还用于增加
在ADV为低电平时，一阵操作过程中突发计数器。
芯片使能1输入，低电平有效。
采样在CLK的上升沿。在使用
与CE联
2
和CE
3[2]
选择/取消选择该设备。如果CE ADSP被忽略
1
is
HIGH.CE
1
只有当一个新的外部地址被装入取样。
芯片使能2输入，高电平有效。
采样在CLK的上升沿。在使用
与CE联
1
和CE
3[2]
选择/取消选择该设备。 CE
2
只有当被采样
新的外部地址被加载。
芯片使能3输入，低电平有效。
采样在CLK的上升沿。在使用
与CE联
1
和CE
2
选择/取消device.CE
3
只有当被采样
新的外部地址被加载。
输出使能，异步输入，低电平有效。
控制的I / O引脚的方向。
当低时， I / O引脚用作输出。当拉高高， I / O引脚
三态，并作为输入数据引脚。在一个读周期的第一个时钟的OE被屏蔽
从取消选中状态时出现。
超前输入信号，采样在CLK的上升沿。
当断言，它automat-
ically递增在一个脉冲串周期的地址。
地址选通的处理器，采样CLK ，低电平有效的上升沿。
当置为低电平，呈现给设备地址被捕获在地址
寄存器。一
[1:0]
也被装入到该数据串计数器。当ADSP和ADSC都
断言，只有ADSP是公认的。 ASDP被忽略时， CE
1
被拉高高。
地址选通脉冲从控制器，采样CLK ，低电平有效的上升沿。
当置为低电平，呈现给设备地址被捕获在地址
寄存器。一
[1:0]
也被装入到该数据串计数器。当ADSP和ADSC都
断言，只有ADSP是公认的。
字节写使能输入，低电平有效。
采样在CLK的上升沿。该信号
必须低电平进行字节写操作。
ZZ “休眠”输入，高电平有效。
当一个置为高电平时，器件
非时间关键的“休眠”状态与数据完整性保护。对于正常操作，这
引脚为低电平或悬空。 ZZ引脚具有内部上拉下来。
双向数据I / O线。
作为输入，它们馈入一个片上的数据的寄存器，它是
由CLK的上升沿触发。为输出，他们提供包含在数据
通过在先前时钟的上升呈现的地址指定的存储器位置
读周期。销的方向由OE控制。当OE是低电平，
该引脚用作输出。当HIGH ， DQ
s
和DQP
X
被放置在一个三态
condition.The输出被自动写入的数据部分期间，三态
序列，在从一个取消选定状态时出现的第一时钟，而当
装置的选择取消，无论OE的状态。
双向数据奇偶校验I / O线。
在功能上，这些信号是相同的DQ
s
.
在写序列， DQP
X
通过控制体重
X
水涨船高。
选择爆秩序。
当连接到GND选择线性突发序列。当连接到V
DD
或悬空选择交错突发序列。这是一个带针，并应保持
设备运行期间是静态的。模式引脚具有内部上拉电阻。
电源输入到该装置的核心。
地面的装置的核心。
CE
3[2]
OE
ADV
ADSP
输入 -
同步
输入 -
同步
ADSC
输入 -
同步
BWE
ZZ
输入 -
同步
输入 -
异步
I / O-
同步
DQ
s
DQP
X
模式
I / O-
同步
输入 -
STATIC
电源
地
V
DD
V
DDQ
V
SS
I / O电源
电源为I / O电路。
文件编号： 38-05541修订版**
分页： 30 7
