位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第870页 > CY7C1316BV18-278BZC > CY7C1316BV18-278BZC PDF资料 > CY7C1316BV18-278BZC PDF资料3第19页
CY7C1316BV18
CY7C1916BV18
CY7C1318BV18
CY7C1320BV18
在DDR - II SRAM的上电顺序
[15, 16]
DDR -II SRAM的必须启动并在初始化
prede网络斯内德的方式，以防止理解过程把网络定义操作。
上电顺序
接通电源和驱动DOFF低电平（所有其他的输入可以是
高或低）
应用V
DD
前V
DDQ
应用V
DDQ
前V
REF
或同时为V
REF
电源和时钟后（K ， K， C，C ）是稳定的起飞DOFF
高
所需的时钟的附加1024个周期
DLL锁定
DLL约束
DLL使用K或C频率的作为其同步input.The
输入应具有低的相位抖动，也被指定为
t
KC功
该DLL将正常工作的最低频率为80 MHz的
如果输入时钟不稳定， DLL被启用，那么
该DLL可以锁定到一个不正确的频率，从而导致
SRAM工作不稳定
POWER- UP波形
~
~
K
K
~
~
不稳定的时钟
> 1024稳定的时钟
正常启动
手术
时钟启动
（钟
之后开始
V
DD
/ V
DDQ稳定）
V
DD
/ V
DDQ
DOFF
V
DD
/ V
DDQ稳定（每50ns的< +/- 0.1V DC）
解决高（或连接到VDDQ ）
注意事项：
15.建议的DOFF引脚可通过1千欧的上拉电阻拉高。
16.电期间，当DOFF连接到高电平时，DLL后，得到稳定的时钟的1024个周期锁定。
文件编号： 38-05621牧师* C
第19页28
[+ ]反馈
