CD54 / 74HC533 ， CD54 / 74HCT533 ， CD54 / 74HC563 ， CD74HCT563
测试电路和波形
t
r
C
L
时钟
90%
10%
t
f
C
L
I
t
WL
+ t
WH
=
fC
L
V
CC
50%
10%
t
WL
50%
50%
GND
t
WH
时钟
t
r
C
L
= 6ns的
t
WL
+ t
WH
=
t
f
C
L
= 6ns的
2.7V
0.3V
I
fC
L
3V
1.3V
0.3V
t
WL
1.3V
1.3V
GND
t
WH
注：输出应为10 ％的V来切换
CC
到90 ％的V
CC
in
根据设备的真值表。对于f
最大
输入的占空比= 50％。
图1. HC时钟脉冲上升和下降时间和
脉冲宽度
注：输出应为10 ％的V来切换
CC
到90 ％的V
CC
in
根据设备的真值表。对于f
最大
输入的占空比= 50％。
图2. HCT时钟脉冲上升和下降时间和
脉冲宽度
t
r
= 6ns的
输入
90%
50%
10%
t
f
= 6ns的
V
CC
t
r
= 6ns的
输入
GND
2.7V
1.3V
0.3V
t
f
= 6ns的
3V
GND
t
TLH
90%
t
THL
t
TLH
90%
50%
10%
t
PHL
t
PLH
t
THL
反相
产量
反相
产量
t
PHL
t
PLH
1.3V
10%
图3. HC过渡时间和传输
延迟时间的组合逻辑
图4. HCT过渡时间和传输
延迟时间的组合逻辑
t
r
C
L
时钟
输入
90%
10%
t
H(H)
t
f
C
L
V
CC
50%
GND
t
小时（ L）的
V
CC
数据
输入
t
素（H ）
时钟
输入
t
r
C
L
2.7V
0.3V
t
H(H)
t
f
C
L
3V
1.3V
GND
t
小时（ L）的
3V
1.3V
1.3V
1.3V
t
SU（ L）
t
TLH
t
THL
90%
1.3V
10%
t
PHL
GND
数据
输入
t
素（H ）
t
TLH
90%
产量
t
PLH
t
REM
V
CC
设，重设
或预设
50%
t
SU（ L）
t
THL
90%
50%
10%
t
PHL
50%
GND
产量
90%
1.3V
t
PLH
GND
t
REM
3V
设，重设
或预设
1.3V
GND
IC
C
L
50pF
IC
C
L
50pF
图5：慧聪设置时间，保持时间，拆模时间，
和传播延迟时间EDGE
触发的时序逻辑电路
图6. HCT设置时间，保持时间，拆模时间，
和传播延迟时间EDGE
触发的时序逻辑电路
7
