数据表
1999年6月
ORCA
系列3C和3T的FPGA
T
R
时序特性
异步外设配置模式， 132
疆扫描时间， 119
时钟时序， 119
降额， 98
说明， 98
常规配置模式时序， 129 ， 130
主并行配置模式， 131
主串行配置模式， 130
微处理器接口配置时序， 137
PFU时序， 100
PIO时序， 108 ， 109 ， 110
PLC定时， 107
可编程时钟管理器计时， 115
回读时序， 139
从并行配置模式， 134
从串行配置模式， 133
SLIC时间， 107
宽容的I / O（见5 V容限I / O） ， 34
TS_ALL ， 52双四核架构（见PFU ） ， 1
指数
（续）
RAM（另见FPGA配置） ， 85
双端口，3，10 ， 17
单端口，3，10 ， 17
推荐的工作条件， 95
重新配置（见FPGA国实施）
路由
3 Statable双向缓冲器， 24
BIDI路由， 24 ， 27
时钟（与全球CE和LSR ）路由30
可配置互连点（ CIPS ） ， 24
控制信号，并快速进路由27
灵活的输入结构（ FINS ） ， 26
PLC之间的布线资源， 28
Interquad路由44
内部PLC路由资源， 26-27
最小化路由延迟， 30
概述， 5
PFU输出开关， 26
PIC路由， 41-43
PIC Interquad （ MID ）路由46
PLC路由， 26-32
可编程角细胞路由45
SLIC连接， 27
交换路由段（ XSW ） ， 26
ü -Z
零保持输入， 34-36
S
SEL ， 8 ， 10 ， 22
Softwired的LUT （ SWLS ） ， 1 ， 6 ， 11 ， 12
（另请参见查找表操作模式）
特殊的功能块
边界扫描， 60
边界扫描单元， 59
边界扫描时序， 60
微处理器接口（ MPI ） ， 61-68
可编程时钟管理器（ PCM ） ， 69-80
单一的功能块， 51
时钟控制（ CLKCNTRL ） ， 53
全球三态控制（ TS_ALL ） ， 52
环球置位/复位（ GSRN ） ， 52
内部振荡器， 52
回读逻辑， 51
启动逻辑， 53
启动（见FPGA国实施）
StopCLK ， 1，5， 53
（另请参见特殊功能块）
减法（见LUT操作模式）
补充逻辑与互连单元（ SLIC） ，1，
18—21
系统时钟（见时钟分配网络） ， 47
三态， 3-4 ， 17-18 ， 34 ， 38 ， 45-46 ， 52 ， 56 ， 59 ， 82 ， 84
朗讯科技公司
209
