位置：首页 > IC型号导航 > 首字符O型号页 > 首字符O的型号第236页 > OR4E02-3BM416C > OR4E02-3BM416C PDF资料 > OR4E02-3BM416C PDF资料2第19页
数据表
2006年5月
ORCA
4系列的FPGA
更宽的记忆可以通过操作2创建或
更多的内存模式PFU就能并行，都具有相同的
地址和控制信号，但每一个不同的
半字节的数据。为了提高上述记忆单词的深度
32 ，两种或更多种的PLC都可以使用。图12示出了
即在八个实施128x8双口RAM
PLC的。这
科幻gure
演示数据路径宽度expan-
锡永通过将两个存储器并联，以达到
8位数据通道。深度扩展应用到实现
128字深用32字深PFU memo-
里斯。除PFU每个PLC ，在SLIC
每个PLC （在下节中描述）被用于
读地址译码和三态驱动器。该128x8
所示的RAM可使其操作为一个单端口
通过捆绑（位对位）读写地址的RAM 。
为了实现深度扩展的写的，一个或两个
地址位（通常在最高有效位）被路由至
写端口可以如在图12对于2比特，比特
选择的四个可用的RAM这32个字的银行
从两个WPE输入的译码将被写入。西米
larly ， 2位的读出地址中的解码
的SLIC和用于控制三态缓冲器
通过该读出的数据传递。写数据总线
是常见的，与宽度扩张分开半字节，
在所有的PLC ，和读出的数据总线是通用
（再一次，有独立的半字节），以所有PLC的输出
的三态缓冲器。
图13还示出了有能力提供一个读
允许使用SLIC细胞的RAM / ROM的。读
不活动时将启用三态读数据总线，
允许写数据和读数据总线被捆扎
一起，如果需要的。
可编程逻辑单元
（续）
在PFU内存模式使用的所有LUT和锁存器/农民田间学校
包括在实施第九FF如图
图12的读地址被输入在K
Z
[3：0 ]和
F5 [A ：D ]投入其中K
Z
[ 0 ]为LSB和F5 [A ：D ]是
的MSB ，和写地址输入端上的CIN （MSB）
和DIN [7 ， 5,3 ，1] ，有DIN [1]为LSB 。写
数据被输入到DIN [ 6,4 ， 2,0 ]，其中， DIN [6]是
MSB ，并读取数据可在组合地
F [ 6,4 ， 2,0 ]和登记在Q [ 6,4 ， 2,0 ]具有F [6]和
Q [ 6]为MSB 。写使能控制端口
输入的CE0 ， CE1和LSR0 。 CE1是主动 -
高写使能（ CE1 = 1 ， RAM是可写） 。该
-RST
写端口是由CE0启用。第二个写
端口使能了LSR0 。在PFU CLK （ CLK0 ）信号
用于同步地写入数据。极性
时钟，写使能，并且端口可都是亲
可编程。写端口可以可以，如果他们关闭
不被使用。
数据被写入到写数据时，写地址，和
写在时钟的有效边沿使能寄存器，
但数据不被写入到RAM中，直到下一个时钟
以后边的二分之一周期。读端口实际上是
异步，提供与读出的数据非常用户
设定的速度快的读出地址后，但定时也
设置，以使读出端口，可被视为完全
同步写入然后读取应用程序。如果
读写地址线被连接在一起（ main-
泰宁MSB到MSB ，等等），则该双端口RAM
作为一个同步的单端口RAM 。如果
写使能处于关闭状态，在最初的记忆内容
在CON组fi guration时间提供，内存充当
ROM（写入数据和写入地址端口和写
启用端口不使用） 。
莱迪思半导体公司
19
