HI7190
引脚说明
20 LEAD
DIP ， SOIC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
引脚名称
SCLK
SDO
SDIO
CS
DRDY
DGND
AV
SS
V
RLO
V
RHI
V
CM
V
INLO
V
INHI
AV
DD
AGND
DV
DD
OSC
2
OSC
1
RESET
SYNC
模式
描述
串行接口时钟。同步串行数据传输。数据输入上的上升沿和输出
下降沿。
串行数据输出。串行数据从该线采用三线式串行协议时，读如
摩托罗拉串行外围设备接口。
串行数据或缩小。这条线是双向可编程接口直接连接到英特尔的串行标准
接口采用2线串行协议。
片选输入。用于选择HI7190为串行数据传送周期。这条线可连接到DGND 。
低电平有效中断表明一个新的数据字可以读。
数字电源地。
负模拟电源（ -5V ） 。
外部基准输入。应该是否定的参考V
RHI
.
外部基准输入。应该是正的参考V
RLO
.
共模输入。应该AV之间设置中间
DD
和AV
SS
.
模拟输入LO 。在PGIA的负输入端。
模拟输入HI 。在PGIA的正输入端。在V
INHI
输入端被连接到一个电流源，可以用来检查
外部换能器的状态。该电流源通过控制寄存器来控制。
正模拟电源（ + 5V ） 。
模拟电源地。
正数字电源（ + 5V ） 。
用于连接OSC之间的晶源
1
和OSC
2
。平仓离场，否则。
振荡器时钟输入设备。连接OSC之间的晶
1
和OSC
2
将提供一个时钟的装置，
或者是一个外部振荡器驱动OSC
1
。振荡器的频率应为10MHz （典型值） 。
低电平有效复位引脚。用于初始化HI7190寄存器，过滤器和状态机。
低电平有效的同步输入。用于控制的若干HI7190s的同步。逻辑“0”初始化转换器。
模式引脚。使用自动同步时钟（模式= 1）或同步外部时钟之间进行选择
（ MODE = 0 ）串行端口。
负载测试电路
V
1
R
1
DUT
C
L
（含杂散
电容）
图4中。
ESD测试电路
R
1
R
2
人体
C
ESD
= 100pF的
R
1
= 10MΩ
R
2
= 1.5kΩ
DUT
V
机器型号
C
ESD
= 200pF的
R
1
= 10MΩ
R
2
= 0Ω
R
1
DUT
±
R
2
电介质
带电器件模型
R
1
= 1GΩ
R
2
= 1Ω
V
±
C
ESD
图5a 。
图5b 。
7
FN3612.10
2006年6月27日
