HI7190
科幻RST SCLK过渡输出延迟29 OSC
1
从周期
下一个上升OSC
1
。 SCLK转换八次，然后
档高28 OSC
1
周期。在此之后失速期
完成SCLK将再次转型八次失速
高。这个序列会不断重复，而CS是
活跃的。
额外的OSC
1
走出CS时需要周期
非活动状态是需要一个时钟周期的延迟
正确采样CS输入。需要注意的是，在正常的失速
字节边界是28 OSC
1
循环从而使一个SCLK上升沿
到了32 OSC上升沿停止周期
1
周期。
CS对我的影响/ O是自同步不同
模式（MODE = 1）比为外部模式（MODE = 0）。为
外部时钟模式CS无效禁用I / O状态
机，有效地冻结I / O周期的状态。那
时，一个I / O循环可使用芯片选择和中断
HI7190将继续与该I / O周期，通过当重新使
CS 。 SCLK可以继续来回切换，而CS是无效的。如果CS
在一个I / O周期变为无效时，它是由用户
确保SCLK的状态是相同的重新激活时
CS至于什么是CS的时候去激活。对于读
在外部时钟模式下操作时，输出将为
三态后立即CS的失活。
对于自计时模式（MODE = 1）时，CS的影响都
不同。如果CS变为高电平（无效），在此期间
当数据被传输（任何非失速时间）的HI7190
将完成的数据传输的字节边界。即，
一旦SCLK开始的八个转变序列，它会永远
完成8个周期。如果CS仍然是一个字节后不活动
已转移将被采样和SCLK将保持
停滞不前的高不知疲倦网络奈特雷。如果CS之前已经回到低电平有效
的数据字节传送周期完成时， HI7190充当
如果CS是活跃在整个转会期。
要认识到，用户可以中断数据是很重要的
在传输字节边界。也就是说，如果该指令
注册要求一个3字节的传输和CS后处于非活动状态
只有一个字节被传送时， HI7190 ，当
重新激活，将继续与前剩下的两个字节
寻找下一个指令寄存器写入周期。
需要注意的是输出不会立即在去三态
CS无效在自时钟模式读取操作。在
情况下的CS即将停止时的读出周期中的输出
继续开车后的最后一个数据传送至。在
29
OSC
1
CS
33
37
41
案件的CS在时钟摆摊时间不活动花费1 OSC
1
周期加上传播延迟（最大值）的输出被禁止。
I / O端口引脚说明
该串行I / O端口是用于向一个双向端口
读出的数据寄存器和读或写的控制寄存器
和校准寄存器。端口包含两个数据线，
同步时钟，和一个状态标志。图11示出
图串行接口线。
数据输出
双向数据
口的时钟
芯片选择
设备状态
时钟模式
SDO
SDIO
SCLK
HI7190
CS
DRDY
模式
图11. HI7190串行接口
SDO
- 串行数据输出。数据是使用那些本线读
协议来与不同的行中，用于发送和接收
数据。这样的标准的例子是摩托罗拉系列
使用68HC05和68HC11外围接口（SPI）
系列微控制器，或其它类似的处理器。在
如果使用上的SDIO双向数据传送的时，SDO确实
不输出数据，并设定在高阻抗状态。
SDIO
- 串行数据或缩小。数据总是写入
设备上的这条线。然而，这条线可以被用作一个
双向数据线。这是通过适当地建立完成
控制寄存器。在这条线的双向数据传输可以
与英特尔标准的串行接口使用（ SSR ，模式0 ）
在MCS51和MCS96系列单片机，或其他
类似的处理器。
SCLK
- 串行时钟。串行时钟引脚用于
数据同步和从HI7190和运行该端口
状态机。在同步外部时钟模式下， SCLK
被配置为输入，由用户提供的，并且可以
运行到5MHz的速率。在同步自时钟模式，
SCLK为CON连接gured为输出和运行在OSC
1
/8.
CS
- 片选。这个信号是低电平有效的输入，使
上相同的串行通信线的多个设备。
在SDO和SDIO将进入一高阻抗状态时，这
信号为高。如果在任何通信周期驱动为高电平，
这种循环将暂停，直到CS重新激活。芯片选择
在保持SCLK的控制系统，可以接低电平。
45
89
121
125
SCLK
图12. SCLK输出在自时钟模式
16
FN3612.10
2006年6月27日
