位置：首页 > IC型号导航 > 首字符R型号页 > 首字符R的型号第646页 > RC28F640J3C-1XX > RC28F640J3C-1XX PDF资料 > RC28F640J3C-1XX PDF资料1第68页
256 - Mbit的J3 （ X8 / X16 ）
附录C设计注意事项
C.1
三线输出控制
该设备通常会在大的存储器阵列中使用。英特尔提供了五个控制输入（ CE0 ， CE1 ，
CE2 ， OE ＃和＃ RP ），以适应多种内存连接。此控件提供了：
a.
最低的内存功耗。
b.
完全保证不会发生数据总线争。
有效地使用这些控制输入，一个地址译码器应该能够使装置（见
表13）
而OE ＃应该连接到所有的存储设备和系统的READ ＃控制线。这
确保只有选择的存储设备有活动的输出，同时取消选择的存储设备
处于待机模式。 RP ＃应连接到系统POWERGOOD信号，以防止
在系统电源转换意外写入。 POWERGOOD也应该在切换
系统复位。
C.2
STS和块擦除，编程和锁定位配置
轮询
STS是漏极开路输出应连接到VCCQ通过一个上拉电阻，以提供一个
检测块擦除，编程和锁定位配置完成硬件的方法。这是
建议在2.5K电阻介于STS ＃和VCCQ使用。在默认模式下，其转换
之后，块擦除，编程或锁定位配置命令并返回到高阻低的时候
在WSM已完成执行的内部算法。为STS的替代配置
信号，请参阅配置命令。
STS可以连接到该系统的CPU或控制器的中断输入。这是活动在任何时候。
STS ，在默认模式下，也高阻时，该设备是块擦除挂起（编程
未激活） ，程序暂停或复位/掉电模式。
C.3
输入信号跳变，减少超调
下冲使用缓冲器或收发器时，
如更快速，高驱动装置，例如收发器或缓冲器驱动器的输入信号到闪存
设备，过冲和下冲有时会导致输入信号超出闪存
规格。 （请参见第20页上的“直流电压特性” ）许多缓冲/收发器供应商
现在随身带内部输出阻尼电阻或降低驱动输出总线接口器件。
内部输出阻尼电阻减小额定输出驱动电流，同时还留下
足够的驱动能力对于大多数应用。这些内部输出阻尼电阻器帮助
减少不必要的过冲和下冲。收发器或缓冲器balanced-或轻
驱动器输出还可以减少过冲和下冲通过减少输出驱动电流。当
考虑缓冲/收发器接口设计到闪存，内置输出缓冲装置
电阻或减小驱动输出应该被用来减少过冲和下冲。为
更多信息，请参阅AP- 647 ，
5伏英特尔的StrataFlash
内存设计指南
（订单号： 292205 ） 。
68
数据表
