IS61C632A
框图
模式
Q0
A0’
CLK
CLK
A0
二进制
计数器
ADV
ADSC
ADSP
CE
CLR
Q1
A1’
A1
32K ×32
内存
ARRAY
13
15
A14-A0
15
D
Q
地址
注册
CE
CLK
32
32
GW
BWE
BW4
D
Q
DQ32-DQ25
字节写
注册
CLK
D
BW3
Q
DQ24-DQ17
字节写
注册
CLK
D
BW2
Q
DQ16-DQ9
字节写
注册
CLK
D
BW1
Q
DQ8-DQ1
字节写
注册
CLK
CE1
CE2
CE3
D
Q
4
启用
注册
CE
CLK
输入
注册
CLK
产量
注册
CLK
OE
32
DATA [ 32 ：1]
D
Q
启用
延迟
注册
CLK
OE
2
集成电路解决方案公司
SSR001-0B
