位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第916页 > ICS873990AYLFT > ICS873990AYLFT PDF资料 > ICS873990AYLFT PDF资料1第1页
集成
电路
系统公司
ICS873990
L
OW
V
oltage
， LVCMOS /
C
RYSTAL
-
TO
-LVPECL / ECL
LOCK
G
enerator
F
EATURES
14差分LVPECL输出
可选晶体振荡器接口或TEST_CLK输入
TEST_CLK接受下列输入电平：
LVCMOS ， LVTTL
输出频率： 400MHz的（最大）
晶振输入频率范围： 10MHz至25MHz的
VCO范围：为200MHz至800MHz
输出偏斜： 250PS （最大值）
周期到cyle抖动： ± 50ps的（典型值）
LVPECL模工作电压范围：
V
CC
= 3.135V至3.465V ，V
EE
= 0V
ECL模工作电压范围：
V
CC
= 0V, V
EE
= -3.465V至-3.135V
0 ° C至70 ° C的环境工作温度
可根据要求提供工业级温度
无铅封装，完全符合RoHS标准
G
ENERAL
D
ESCRIPTION
该ICS873990是一个低电压，低歪斜， 3.3V
LVPECL / ECL时钟发生器和成员
HiPerClockS
在HiPerClockS的系列高性能
从ICS时钟解决方案。该ICS873990有
两个可选的时钟输入。在XTAL1和
XTAL2被用来连接到一个晶体和TEST_CLK
引脚可以接受LVCMOS或LVTTL输入。此装置有一个
完全集成的PLL与频率可配置的输出
放。外部反馈输入和输出回收物
钟以“零延迟” 。
ICS
产出的四个独立的银行各自有自己的
输出分频器，它允许该设备产生一个多
不同银行的频率比和输出至输入突地
频率比。输出频率范围为25MHz至
400MHz的与输入频率范围为6.25MHz至
125MHz的。该PLL_SEL输入可用于绕过锁相环
用于测试和系统调试的目的。在旁路模式下，
输入时钟被路由周围PLL和到内部输出
把分频器。
该ICS873990还具有一个SYNC输出，可用于
对于系统同步的目的。它可以监视银行A和
C银行输出的重合上升沿信号和脉冲
每本数据手册的时序图。此功能用于
主要的应用场合银行A和银行C是运行 -
宁在不同的频率，并且是特别有用的，当
它们在彼此的非整数倍的运行。
应用实例：
1.线路卡乘数：从背板乘19.44MHz
以77.76MHz的线卡ASIC和SERDES上。
2.零延迟缓冲器：扇出多达13 100MHz的副本
从一个参考时钟上的多个处理单元
嵌入式系统。
P
IN
A
SSIGNMENT
FSEL0
FSEL1
FSEL2
nQB3
QB3
V
CCO
nQA0
QA0
nQA1
QA1
nQA2
QA2
nQA3
QA3
SYNC_SEL
VCO_SEL
39 38 37 36 35 34 33 32 31 30 29 28 27
26
40
41
42
43
44
45
46
47
48
49
50
51
52
1
V
EE
FSEL3
nQB2
nQB1
nQB0
nQC2
V
CCO
QB2
QB1
QB0
QC2
QC1
nQC1
QC0
nQC0
V
CCO
QD1
nQD1
QD0
nQD0
V
CCO
QFB
nQFB
V
CCA
25
24
23
22
21
ICS873990
20
19
18
17
16
15
2 3
PLL_EN
MR
4
REF_SEL
5
FSEL_FB2
6
FSEL_FB1
14
7 8 9 10 11 12 13
FSEL_FB0
XTAL_IN
XTAL_OUT
TEST_CLK
Ext_FB
V
CC
nEXT_FB
52引脚LQFP
10x10公厘X 1.4毫米包体
Y封装
顶视图
873990AY
www.icst.com/products/hiperclocks.html
1
版本B
2005年6月13日
