ICS557-05A
四路差分的PCI-Express时钟源
PCIE SSCG
输出结构
IREF
= 2.3毫安
6*IREF
R
R
475
W
见输出端接
部分 - 页面3 5
一般的PCB布局建议
为确保最佳的设备性能和最低的输出相位
噪音，遵循以下原则应得到遵守。
1.每个0.01μF去耦电容应安装在
电路板的元件侧尽可能靠近VDD引脚
可能。
2.无孔应去耦电容的使用
和VDD引脚。
3， PCB走线连接到VDD引脚应尽可能的短
可能的话，也应在PCB走线通过地面。
铁氧体磁珠和去耦大容量的的距离
设备是不太关键的。
4.最佳布局是一所具有的所有组件
电路板的同一侧，通过其他信号通路减少
层（任何铁氧体磁珠和去耦大容量电容可
被安装在背面） 。其它信号走线应
远离， ICS557-05A.This包括信号
迹线正下方的设备，或在邻近的层
所使用的设备的接地平面层。
IDT / ICS
四路差分的PCI-Express时钟源
5
ICS557-05A
REV 092407
